像素电路以及包括其的显示装置的制作方法

1.本发明涉及一种像素电路以及包括其的显示装置。更详细地，涉及一种包括发光元件的像素电路以及包括其的显示装置。
背景技术：
：：2.通常，显示装置包括显示面板以及显示面板驱动部。显示面板驱动部包括栅极驱动部、数据驱动部以及驱动控制部。显示面板包括多个栅极线、多个数据线、以及与多个栅极线以及多个数据线电连接的多个像素电路。栅极驱动部将栅极信号提供给栅极线，数据驱动部将数据电压提供给数据线，驱动控制部控制栅极驱动部以及数据驱动部。3.像素电路可以包括生成驱动电流的驱动晶体管以及被施加驱动电流的发光元件。当像素电路的驱动晶体管不正常地工作或者布线被切断或短路时，由于驱动电流没有正常地施加到发光元件，发光元件可能无法正常地发光。因此，可以在将发光元件形成于像素电路之前确认正常工作与否(即，阵列测试)，当发生问题时修理相应布线或者驱动晶体管，这在制造时间以及费用的观点上是有利的。技术实现要素：4.本发明的一目的在于，提供一种包括用于执行阵列测试的测试晶体管的像素电路。5.本发明的另一目的在于，提供一种包括像素电路的显示装置。6.然而，本发明所要解决的课题不限于上述提及的课题，可以在不脱离本发明的构思以及领域的范围内进行各种扩展。7.为了达成本发明的目的，根据本发明的实施例的像素电路包括：发光元件；驱动晶体管，生成驱动电流；写入晶体管，包括被施加写入栅极信号的控制电极、被施加数据电压的第一电极以及与存储电容器的第一电极连接的第二电极；第一补偿晶体管，包括被施加补偿栅极信号的控制电极、与所述驱动晶体管的控制电极连接的第一电极以及与所述驱动晶体管的第一电极连接的第二电极；所述存储电容器，包括与所述写入晶体管的所述第二电极连接的所述第一电极以及与所述驱动晶体管的所述控制电极连接的第二电极；以及测试晶体管，包括控制电极、被施加所述数据电压的第一电极以及与所述驱动晶体管的第二电极连接的第二电极。8.在一实施例中，可以是，所述测试晶体管在阵列测试区间中与所述第一补偿晶体管同时成为导通状态，所述测试晶体管在驱动区间中与所述第一补偿晶体管不同时成为所述导通状态。9.在一实施例中，可以是，所述测试晶体管的所述第一电极与被施加所述数据电压的数据线连接。10.在一实施例中，可以是，向所述测试晶体管的所述控制电极施加所述写入栅极信号。11.在一实施例中，可以是，所述像素电路还包括：第二补偿晶体管，包括被施加所述补偿栅极信号的控制电极、第一电极以及与所述存储电容器的所述第一电极连接的第二电极，在阵列测试区间中所述第二补偿晶体管的所述第一电极为浮置(floating)状态，在驱动区间中向所述第二补偿晶体管的所述第一电极施加基准电压。12.在一实施例中，可以是，所述像素电路还包括：第二补偿晶体管，包括被施加所述补偿栅极信号的控制电极、第一电极以及与所述存储电容器的所述第一电极连接的第二电极，在阵列测试区间中向所述第二补偿晶体管的所述第一电极施加所述数据电压，在驱动区间中向所述第二补偿晶体管的所述第一电极施加基准电压。13.在一实施例中，可以是，向所述测试晶体管的所述控制电极施加第一测试信号，在阵列测试区间中，所述第一测试信号具有与所述写入栅极信号相同的电压电平，在驱动区间中，所述第一测试信号具有非激活电平。14.在一实施例中，可以是，所述像素电路还包括：第一初始化晶体管，包括被施加初始化栅极信号的控制电极、被施加第一初始化电压的第一电极以及与所述驱动晶体管的所述控制电极连接的第二电极；第二补偿晶体管，包括被施加所述补偿栅极信号的控制电极、第一电极以及与所述存储电容器的所述第一电极连接的第二电极；第二初始化晶体管，包括被施加偏置信号的控制电极、被施加第二初始化电压的第一电极以及与所述发光元件的阳极电极连接的第二电极；第一发射晶体管，包括被施加第一发射信号的控制电极、与所述驱动晶体管的所述第二电极连接的第一电极以及被施加第一电源电压的第二电极；第二发射晶体管，包括被施加第二发射信号的控制电极、与所述发光元件的所述阳极电极连接的第一电极以及与所述驱动晶体管的所述第一电极连接的第二电极；以及保持电容器，包括与所述存储电容器的所述第一电极连接的第一电极以及被施加所述第一电源电压的第二电极。15.在一实施例中，可以是，所述像素电路还包括：偏置晶体管，包括被施加所述偏置信号的控制电极、与所述驱动晶体管的所述第二电极连接的第一电极以及被施加偏置电压的第二电极。16.在一实施例中，可以是，所述偏置信号在阵列测试区间中具有非激活电平。17.在一实施例中，可以是，所述测试晶体管的所述第一电极与所述写入晶体管的所述第二电极连接。18.在一实施例中，可以是，向所述测试晶体管的所述控制电极施加所述补偿栅极信号。19.在一实施例中，可以是，所述像素电路还包括：第一初始化晶体管，包括被施加初始化栅极信号的控制电极、被施加第一初始化电压的第一电极以及与所述驱动晶体管的所述控制电极连接的第二电极；第二初始化晶体管，包括被施加偏置信号的控制电极、被施加第二初始化电压的第一电极以及与所述发光元件的阳极电极连接的第二电极；第一发射晶体管，包括被施加第一发射信号的控制电极、与所述驱动晶体管的所述第二电极连接的第一电极以及被施加第一电源电压的第二电极；第二发射晶体管，包括被施加第二发射信号的控制电极、与所述发光元件的所述阳极电极连接的第一电极以及与所述驱动晶体管的所述第一电极连接的第二电极；保持电容器，包括与所述存储电容器的所述第一电极连接的第一电极以及被施加所述第一电源电压的第二电极；以及偏置晶体管，包括被施加所述偏置信号的控制电极、与所述驱动晶体管的所述第二电极连接的第一电极以及被施加偏置电压的第二电极。20.在一实施例中，可以是，向所述测试晶体管的所述控制电极施加第二测试信号，在阵列测试区间中，所述第二测试信号具有与所述补偿栅极信号相同的电压电平，在驱动区间中，所述第二测试信号具有非激活电平。21.为了达成本发明的另一目的，根据本发明的实施例的显示装置包括：显示面板，包括多个像素电路；以及显示面板驱动部，驱动所述显示面板，所述像素电路的每一个包括：发光元件；驱动晶体管，生成驱动电流；写入晶体管，包括被施加写入栅极信号的控制电极、被施加数据电压的第一电极以及与存储电容器的第一电极连接的第二电极；第一补偿晶体管，包括被施加补偿栅极信号的控制电极、与所述驱动晶体管的控制电极连接的第一电极以及与所述驱动晶体管的第一电极连接的第二电极；所述存储电容器，包括与所述写入晶体管的所述第二电极连接的所述第一电极以及与所述驱动晶体管的所述控制电极连接的第二电极；测试晶体管，包括控制电极、被施加所述数据电压的第一电极以及与所述驱动晶体管的第二电极连接的第二电极；以及保持电容器，包括与所述存储电容器的所述第一电极连接的第一电极以及被施加第一电源电压的第二电极。22.在一实施例中，可以是，所述测试晶体管在阵列测试区间中与所述第一补偿晶体管同时成为导通状态，所述测试晶体管在驱动区间中与所述第一补偿晶体管不同时成为所述导通状态。23.在一实施例中，可以是，所述测试晶体管的所述第一电极与被施加所述数据电压的数据线连接。24.在一实施例中，可以是，向所述测试晶体管的所述控制电极施加所述写入栅极信号。25.在一实施例中，可以是，所述测试晶体管的所述第一电极与所述写入晶体管的所述第二电极连接。26.在一实施例中，可以是，向所述测试晶体管的所述控制电极施加所述补偿栅极信号。27.根据本发明的实施例的像素电路包括：发光元件；驱动晶体管，生成驱动电流；写入晶体管，包括被施加写入栅极信号的控制电极、被施加数据电压的第一电极以及与存储电容器的第一电极连接的第二电极；第一补偿晶体管，包括被施加补偿栅极信号的控制电极、与驱动晶体管的控制电极连接的第一电极以及与驱动晶体管的第一电极连接的第二电极；存储电容器，包括与写入晶体管的第二电极连接的第一电极以及与驱动晶体管的控制电极连接的第二电极；以及测试晶体管，包括控制电极、被施加数据电压的第一电极以及与驱动晶体管的第二电极连接的第二电极，从而可以形成经过驱动晶体管以及被施加数据电压的测试晶体管的电流通路(path)。由此，可以执行针对驱动晶体管的阵列测试。28.根据本发明的实施例的显示装置包括像素电路，所述像素电路包括：第一补偿晶体管，包括与驱动晶体管的第一电极连接的第二电极；存储电容器，包括与写入晶体管的第二电极连接的第一电极以及与驱动晶体管的控制电极连接的第二电极；测试晶体管，包括控制电极、被施加数据电压的第一电极以及与驱动晶体管的第二电极连接的第二电极；以及保持电容器，包括与存储电容器的第一电极连接的第一电极以及被施加第一电源电压的第二电极，从而可以执行针对驱动晶体管的阵列测试以及高速驱动。29.然而，本发明的效果不限于前述的效果，可以在不脱离本发明的构思以及领域的范围内进行各种扩展。附图说明30.图1是示出根据本发明的实施例的显示装置的框图。31.图2是示出图1的显示装置的形成发光元件之前的像素电路的一例的电路图。32.图3是示出图1的显示装置的像素电路的一例的电路图。33.图4是示出在阵列测试区间中的图1的显示装置的信号的一例的时序图。34.图5是示出在驱动区间中的图1的显示装置的信号的一例的时序图。35.图6是示出根据本发明的实施例的形成发光元件之前的像素电路的电路图。36.图7是示出根据本发明的实施例的显示装置的像素电路的电路图。37.图8是示出在阵列测试区间中的图7的显示装置的信号的一例的时序图。38.图9是示出在驱动区间中的图7的显示装置的信号的一例的时序图。39.图10是示出根据本发明的实施例的显示装置的像素电路的一例的电路图。40.图11是示出根据本发明的实施例的显示装置的形成发光元件之前的像素电路的一例的电路图。41.图12是示出图11的显示装置的像素电路的一例的电路图。42.图13是示出在阵列测试区间中的图11的显示装置的信号的一例的时序图。43.图14是示出在驱动区间中的图11的显示装置的信号的一例的时序图。44.图15是示出根据本发明的实施例的显示装置的像素电路的电路图。45.图16是示出在阵列测试区间中的图15的显示装置的信号的一例的时序图。46.图17是示出在驱动区间中的图15的显示装置的信号的一例的时序图。47.图18是示出根据本发明的实施例的电子设备的框图。48.图19是示出图18的电子设备实现为智能电话的一例的图。49.(附图标记说明)50.2000：电子设备ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ2010：处理器51.2020：内存装置ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ2030：存储装置52.2040：输入输出装置ꢀꢀꢀꢀꢀꢀ2050：电源53.2060、1000：显示装置ꢀꢀꢀꢀꢀ1100：显示面板驱动部54.100：显示面板ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ200：驱动控制部55.300：栅极驱动部ꢀꢀꢀꢀꢀꢀꢀꢀꢀ400：数据驱动部56.500：发射驱动部具体实施方式57.以下，将参照所附的附图，更详细地说明本发明。58.图1是示出根据本发明的实施例的显示装置1000的框图。59.参照图1，显示装置1000可以包括显示面板100以及显示面板驱动部1100。显示面板驱动部1100可以包括驱动控制部200、栅极驱动部300、数据驱动部400以及发射驱动部500。在一实施例中，驱动控制部200以及数据驱动部400可以集成于一个芯片。60.显示面板100可以包括显示图像的显示部aa以及与显示部aa相邻配置的周边部pa。在一实施例中，栅极驱动部300以及发射驱动部500可以安装于周边部pa。61.显示面板100可以包括多个栅极线gl、多个数据线dl、多个发射线el以及与栅极线gl、数据线dl以及发射线el电连接的多个像素电路p。可以是，栅极线gl以及发射线el在第一方向d1上延伸，数据线dl在与第一方向d1交叉的第二方向d2上延伸。62.驱动控制部200可以从主处理机(例如，图形处理单元(graphicprocessingunit；gpu)等)接收输入图像数据img以及输入控制信号cont。例如，输入图像数据img可以包括红色图像数据、绿色图像数据以及蓝色图像数据。在一实施例中，输入图像数据img可以还包括白色图像数据。举另一例子，输入图像数据img可以包括品红色(magenta)图像数据、黄色(yellow)图像数据以及青色(cyan)图像数据。输入控制信号cont可以包括主时钟信号、数据使能信号。输入控制信号cont可以还包括垂直同步信号以及水平同步信号。63.驱动控制部200可以基于输入图像数据img以及输入控制信号cont，生成第一控制信号cont1、第二控制信号cont2、第三控制信号cont3以及输出图像数据oimg。64.驱动控制部200可以基于输入控制信号cont，生成用于控制栅极驱动部300的工作的第一控制信号cont1并将其输出至栅极驱动部300。第一控制信号cont1可以包括垂直起始信号以及栅极时钟信号。65.驱动控制部200可以基于输入控制信号cont，生成用于控制数据驱动部400的工作的第二控制信号cont2并将其输出至数据驱动部400。第二控制信号cont2可以包括水平起始信号以及负载信号。66.驱动控制部200可以基于输入控制信号cont，生成用于控制发射驱动部500的工作的第三控制信号cont3并将其输出至发射驱动部500。第三控制信号cont3可以包括垂直起始信号以及发射时钟信号。67.驱动控制部200可以接收输入图像数据img以及输入控制信号cont而生成输出图像数据oimg。驱动控制部200可以将输出图像数据oimg输出至数据驱动部400。68.栅极驱动部300可以响应于从驱动控制部200接收的第一控制信号cont1，生成用于驱动栅极线gl的栅极信号。栅极驱动部300可以将栅极信号输出至栅极线gl。例如，栅极驱动部300可以将栅极信号依次输出至栅极线gl。例如，栅极信号可以包括图2的写入栅极信号gw、补偿栅极信号gc、初始化栅极信号gi以及偏置信号eb。例如，栅极信号可以包括图7的第一测试信号ts1以及图15的第二测试信号ts2。69.数据驱动部400可以从驱动控制部200接收第二控制信号cont2以及输出图像数据oimg。数据驱动部400可以生成将输出图像数据oimg转换为模拟形式的数据电压。数据驱动部400可以将数据电压输出至数据线dl。70.发射驱动部500可以响应于从驱动控制部200接收的第三控制信号cont3，生成用于驱动发射线el的发射信号。发射驱动部500可以将发射信号输出至发射线el。例如，发射驱动部500可以将发射信号依次输出至发射线el。例如，发射信号可以包括图2的第一发射信号em1以及第二发射信号em2。71.在一实施例中，图1的显示装置1000不仅可以支持包括像素电路p的显示面板100以固定帧频(例如，约60hz、约120hz或者约240hz等)驱动的普通模式，还可以支持显示面板100以可变帧频驱动的变频模式。例如，可变帧频可以具有约1hz至约120hz、约1hz至约240hz等范围，但不限于此。72.图2是示出图1的显示装置1000的形成发光元件之前的像素电路p'的一例的电路图，图3是示出图1的显示装置1000的像素电路p的一例的电路图，图4是示出在阵列测试区间ap中的图1的显示装置1000的信号的一例的时序图，图5是示出在驱动区间dp中的图1的显示装置1000的信号的一例的时序图。图4以及图5将激活电平以低电压电平示出，将非激活电平以高电压电平示出。73.参照图1至图5，可以是，像素电路p包括：发光元件ee；驱动晶体管t1，生成驱动电流；写入晶体管t2，包括被施加写入栅极信号gw的控制电极、被施加数据电压vdata的第一电极以及与存储电容器cst的第一电极连接的第二电极；第一补偿晶体管t3，包括被施加补偿栅极信号gc的控制电极、与驱动晶体管t1的控制电极连接的第一电极以及与驱动晶体管t1的第一电极连接的第二电极；存储电容器cst，包括与写入晶体管t2的第二电极连接的第一电极以及与驱动晶体管t1的控制电极连接的第二电极；以及测试晶体管t10，包括控制电极、被施加数据电压vdata的第一电极以及与驱动晶体管t1的第二电极连接的第二电极。在一实施例中，像素电路p可以还包括：第一初始化晶体管t4，包括被施加初始化栅极信号gi的控制电极、被施加第一初始化电压vint的第一电极以及与驱动晶体管t1的控制电极连接的第二电极；第二补偿晶体管t5，包括被施加补偿栅极信号gc的控制电极、第一电极以及与存储电容器cst的第一电极连接的第二电极；第二初始化晶体管t6，包括被施加偏置信号eb的控制电极、被施加第二初始化电压vaint的第一电极以及与发光元件ee的阳极电极连接的第二电极；第一发射晶体管t7，包括被施加第一发射信号em1的控制电极、与驱动晶体管t1的第二电极连接的第一电极以及被施加第一电源电压elvdd(例如，高电源电压)的第二电极；第二发射晶体管t8，包括被施加第二发射信号em2的控制电极、与发光元件ee的阳极电极连接的第一电极以及与驱动晶体管t1的第一电极连接的第二电极；以及保持电容器chold，包括与存储电容器cst的第一电极连接的第一电极以及被施加第一电源电压elvdd的第二电极。在一实施例中，像素电路p可以还包括：偏置晶体管t9，包括被施加偏置信号eb的控制电极、与驱动晶体管t1的第二电极连接的第一电极以及被施加偏置电压vbias的第二电极。发光元件ee可以包括与第二发射晶体管t8的第一电极连接的阳极电极以及被施加第二电源电压elvss(例如，低电源电压)的阴极电极。如图2以及图3所示，晶体管可以实现为pmos晶体管，但不限于此。74.在一实施例中，测试晶体管t10的第一电极可以与被施加数据电压vdata的数据线dl连接。可以向测试晶体管t10的控制电极施加写入栅极信号gw。75.为了在将发光元件ee形成于像素电路p之前确认正常工作与否，可以执行阵列测试。例如，为了确认驱动晶体管t1的正常工作与否以及布线的切断或者短路与否，可以执行阵列测试。为了执行针对驱动晶体管t1的阵列测试，需要从数据线dl经过至驱动晶体管t1的电流通路(path)。通过像素电路p包括测试晶体管t10，可以形成从数据线dl经过至驱动晶体管t1的电流通路。76.在一实施例中，可以是，测试晶体管t10在执行阵列测试的阵列测试区间ap中与第一补偿晶体管t3同时成为导通状态(on-state)(例如，在施加到晶体管的控制电极的信号具有激活电平时成为导通状态。)，而在驱动区间dp中与第一补偿晶体管t3不同时成为导通状态。可以是，在阵列测试区间ap中第二补偿晶体管t5的第一电极为浮置(floating)状态，在驱动区间dp中向第二补偿晶体管t5的第一电极施加基准电压vref。在一实施例中，偏置信号eb在阵列测试区间ap中可以具有非激活电平。77.例如，如图4所示，根据在阵列测试区间ap中初始化栅极信号gi具有激活电平，可以向驱动晶体管t1的控制电极施加第一初始化电压vint。根据在阵列测试区间ap中补偿栅极信号gc与写入栅极信号gw同时具有激活电平并且第一发射信号em1具有非激活电平，可以形成从数据线dl经过测试晶体管t10、驱动晶体管t1以及第一补偿晶体管t3流动至驱动晶体管t1的控制电极的电流通路。因此，可以执行针对驱动晶体管t1的阵列测试。此时，通过设计成第二补偿晶体管t5的第一电极成为浮置状态，可以防止由被施加基准电压vref的线引起的串扰(crosstalk)。上述说明是按照图4的时序图的顺序进行的说明。78.在另一实施例中，与图4不同，在阵列测试区间ap中写入栅极信号gw与偏置信号eb同时具有激活电平，根据补偿栅极信号gc具有非激活电平，可以形成从数据线dl经过测试晶体管t10、驱动晶体管t1、第二发射晶体管t8以及第二初始化晶体管t6流动至第二初始化晶体管t6的第一电极的电流通路。79.例如，如图5所示，根据在显示装置1000用于显示图像的驱动区间dp中初始化栅极信号gi具有激活电平，可以向驱动晶体管t1的控制电极施加第一初始化电压vint。根据在驱动区间dp中补偿栅极信号gc以及第一发射信号em1具有激活电平，可以向存储电容器cst的第一电极施加基准电压vref，并向存储电容器cst的第二电极施加补偿了驱动晶体管t1的阈值电压的第一电源电压elvdd(即，存储电容器cst的第二电极的电压可以成为elvdd-vth。在这里，vth是驱动晶体管t1的阈值电压。)。根据在驱动区间dp中写入栅极信号gw具有激活电平，可以向存储电容器cst的第一电极施加数据电压vdata。另外，由于存储电容器cst的第二电极为浮置状态，因此存储电容器cst的第二电极的电压可以变化相当于数据电压vdata与基准电压vref的差(即，存储电容器cst的第二电极的电压可以为elvdd-vth+vdata-vref。)。根据在驱动区间dp中偏置信号eb具有激活电平，可以向驱动晶体管t1的第二电极施加偏置电压vbias，并向发光元件ee的阳极电极施加第二初始化电压vaint。由此，可以恢复驱动晶体管t1的滞后特性，并初始化发光元件ee的阳极电极。根据在驱动区间dp中第一发射信号em1以及第二发射信号em2具有激活电平，可以向驱动晶体管t1的第二电极施加第一电源电压elvdd。由此，可以生成与驱动晶体管t1的源极-栅极电压(即，vref-vdata)的平方成比例的驱动电流。上述说明是按照图5的时序图的顺序进行的说明。80.如图5所示，通过单独执行阈值电压补偿工作(即，向存储电容器cst施加补偿了阈值电压的第一电源电压elvdd的工作)以及数据写入工作(即，向存储电容器cst的第一电极施加数据电压vdata的工作)，可以充分确保阈值电压补偿工作的工作时间，并缩短数据写入工作的工作时间。由此，显示装置1000可以执行高速驱动(这是因为可以不用为了补偿阈值电压而延长数据写入工作的工作时间。)。81.图6是示出根据本发明的实施例的形成发光元件之前的像素电路p'的电路图。82.根据本实施例的显示装置除了向第二补偿晶体管t5的第一电极施加的电压之外，与图1的显示装置1000的构成实质上相同，因此针对相同或者类似的构成要件使用相同的附图标记以及附图记号，并省略重复的说明。83.参照图1以及图4至图6，可以是，在阵列测试区间ap中向第二补偿晶体管t5的第一电极施加所述数据电压vdata，在驱动区间dp中向第二补偿晶体管t5的第一电极施加基准电压vref(参照图3)。84.例如，根据在阵列测试区间ap中补偿栅极信号gc与写入栅极信号gw同时具有激活电平，可以生成从数据线dl经过测试晶体管t10、驱动晶体管t1以及第一补偿晶体管t3流动至驱动晶体管t1的控制电极的电流通路。因此，可以执行针对驱动晶体管t1的阵列测试。此时，通过设计成向第二补偿晶体管t5的第一电极施加数据电压vdata，可以防止通过写入晶体管t2向存储电容器cst的第一电极流动的电流。85.图7是示出根据本发明的实施例的显示装置的像素电路p的电路图，图8是示出在阵列测试区间ap中的图7的显示装置的信号的一例的时序图，图9是示出在驱动区间dp中的图7的显示装置的信号的一例的时序图。图8以及图9将激活电平以低电压电平示出，将非激活电平以高电压电平示出。86.根据本实施例的显示装置除了向测试晶体管t10的控制电极施加的电压之外，与图1的显示装置1000的构成实质上相同，因此针对相同或者类似的构成要件使用相同的附图标记以及附图记号，并省略重复的说明。87.参照图1以及图7至图9，可以是，向测试晶体管t10的控制电极施加第一测试信号ts1，在阵列测试区间ap中第一测试信号ts1具有与写入栅极信号gw相同的电压电平，在驱动区间dp中第一测试信号ts1具有非激活电平。因此，图7的显示装置可以在阵列测试区间ap中执行与图1的显示装置1000相同的阵列测试。然而，与图1的显示装置1000不同，图7的显示装置可以在驱动区间dp中不通过测试晶体管t10向驱动晶体管t1的第二电极施加数据电压vdata。88.图10是示出根据本发明的实施例的显示装置的像素电路p的一例的电路图。89.根据本实施例的显示装置除了偏置晶体管t9之外，与图1的显示装置1000的构成实质上相同，因此针对相同或者类似的构成要件使用相同的附图标记以及附图记号，并省略重复的说明。90.参照图5以及图10，根据在驱动区间dp中写入栅极信号gw具有激活电平，可以向驱动晶体管t1的第二电极施加数据电压vdata。通过施加小于高电源电压即第一电源电压elvdd的数据电压vdata，可以恢复驱动晶体管t1的滞后特性。与图1的显示装置1000不同，图10的显示装置可以通过测试晶体管t10来恢复驱动晶体管t1的滞后特性。91.图11是示出根据本发明的实施例的显示装置的形成发光元件之前的像素电路p'的一例的电路图，图12是示出图11的显示装置的像素电路p的一例的电路图，图13是示出在阵列测试区间ap中的图11的显示装置的信号的一例的时序图，图14是示出在驱动区间dp中的图11的显示装置的信号的一例的时序图。图13以及图14将激活电平以低电压电平示出，将非激活电平以高电压电平示出。92.根据本实施例的显示装置除了测试晶体管t10以及第二补偿晶体管t5之外，与图1的显示装置1000的构成实质上相同，因此针对相同或者类似的构成要件使用相同的附图标记以及附图记号，并省略重复的说明。93.参照图1以及图11至图14，图12的显示装置的像素电路p可以包括：发光元件ee；驱动晶体管t1，生成驱动电流；写入晶体管t2，包括被施加写入栅极信号gw的控制电极、被施加数据电压vdata的第一电极以及与存储电容器cst的第一电极连接的第二电极；第一补偿晶体管t3，包括被施加补偿栅极信号gc的控制电极、与驱动晶体管t1的控制电极连接的第一电极以及与驱动晶体管t1的第一电极连接的第二电极；存储电容器cst，包括与写入晶体管t2的第二电极连接的第一电极以及与驱动晶体管t1的控制电极连接的第二电极；以及测试晶体管t10，包括控制电极、被施加数据电压vdata的第一电极以及与驱动晶体管t1的第二电极连接的第二电极。在一实施例中，像素电路p可以还包括：第一初始化晶体管t4，包括被施加初始化栅极信号gi的控制电极、被施加第一初始化电压vint的第一电极以及与驱动晶体管t1的控制电极连接的第二电极；第二初始化晶体管t6，包括被施加偏置信号eb的控制电极、被施加第二初始化电压vaint的第一电极以及与发光元件ee的阳极电极连接的第二电极；第一发射晶体管t7，包括被施加第一发射信号em1的控制电极、与驱动晶体管t1的第二电极连接的第一电极以及被施加第一电源电压elvdd(例如，高电源电压)的第二电极；第二发射晶体管t8，包括被施加第二发射信号em2的控制电极、与发光元件ee的阳极电极连接的第一电极以及与驱动晶体管t1的第一电极连接的第二电极；以及保持电容器chold，包括与存储电容器cst的第一电极连接的第一电极以及被施加第一电源电压elvdd的第二电极。在一实施例中，像素电路p可以还包括：偏置晶体管t9，包括被施加偏置信号eb的控制电极、与驱动晶体管t1的第二电极连接的第一电极以及被施加偏置电压vbias的第二电极。发光元件ee可以包括与第二发射晶体管t8的第一电极连接的阳极电极以及被施加第二电源电压elvss(例如，低电源电压)的阴极电极。如图11以及图12所示，晶体管可以实现为pmos晶体管，但不限于此。94.在一实施例中，测试晶体管t10的第一电极可以与写入晶体管t2的第二电极连接。可以向测试晶体管t10的控制电极施加补偿栅极信号gc。95.例如，如图13所示，根据在阵列测试区间ap中初始化栅极信号gi具有激活电平，可以向驱动晶体管t1的控制电极施加第一初始化电压vint。根据在阵列测试区间ap中补偿栅极信号gc与写入栅极信号gw同时具有激活电平并第一发射信号em1具有非激活电平，可以形成从数据线dl经过写入晶体管t2、测试晶体管t10、驱动晶体管t1以及第一补偿晶体管t3流动至驱动晶体管t1的控制电极的电流通路。因此，可以执行针对驱动晶体管t1的阵列测试。上述说明是按照图13的时序图的顺序进行的说明。96.例如，如图14所示，根据在图12的显示装置用于显示图像的驱动区间dp中初始化栅极信号gi具有激活电平，可以向驱动晶体管t1的控制电极施加第一初始化电压vint。根据在驱动区间dp中补偿栅极信号gc以及第一发射信号em1具有激活电平，可以向存储电容器cst的第一电极施加第一电源电压elvdd，并向存储电容器cst的第二电极施加补偿了驱动晶体管t1的阈值电压的第一电源电压elvdd(即，存储电容器cst的第二电极的电压可以成为elvdd-vth。在这里，vth是驱动晶体管t1的阈值电压。)。根据在驱动区间dp中写入栅极信号gw具有激活电平，可以向存储电容器cst的第一电极施加数据电压vdata。另外，由于存储电容器cst的第二电极为浮置状态，因此存储电容器cst的第二电极的电压可以变化相当于数据电压vdata与第一电源电压elvdd的差(即，存储电容器cst的第二电极的电压可以为elvdd-vth+vdata-elvdd。)。根据在驱动区间dp中偏置信号eb具有激活电平，可以向驱动晶体管t1的第二电极施加偏置电压vbias，并向发光元件ee的阳极电极施加第二初始化电压vaint。由此，可以恢复驱动晶体管t1的滞后特性，并初始化发光元件ee的阳极电极。根据在驱动区间dp中第一发射信号em1以及第二发射信号em2具有激活电平，可以向驱动晶体管randomaccessmemory；fram)装置等之类非挥发性内存装置及/或动态随机存取存储器(dynamicrandomaccessmemory；dram)装置、静态随机存取存储器(staticrandomaccessmemory；sram)装置、移动dram装置等之类挥发性内存装置。104.存储装置2030可以包括固态驱动器(solidstatedrive；ssd)、硬盘驱动器(harddiskdrive；hdd)、光盘只读存储器(cd-rom)等。105.输入输出装置2040可以包括键盘、小键盘、触摸板、触摸屏、鼠标等之类输入装置以及扬声器、打印机等之类输出装置。根据实施例，显示装置2060也可以包括在输入输出装置2040中。106.电源2050可以供应电子设备2000的工作所需要的电力。例如，电源2050可以是电源管理集成电路(powermanagementintegratedcircuit；pmic)。107.显示装置2060可以显示与电子设备2000的视觉信息相应的图像。此时，显示装置2060可以是有机发光显示装置或者量子点发光显示装置，但不限于此。显示装置2060可以通过所述总线或者其它通信链路与其它构成要件连接。此时，通过显示装置2060包括用于执行阵列测试的测试晶体管，可以形成经过驱动晶体管以及被施加数据电压的测试晶体管的电流通路(path)。由此，可以执行针对驱动晶体管的阵列测试。108.本发明可以适用于显示装置以及包括其的电子设备。例如，本发明可以适用于数字tv(电视)、3dtv(电视)、移动电话、智能电话、平板计算机、vr(virtualreality；虚拟现实)设备、pc(personalcomputer；个人计算机)、家用电子设备、笔记本计算机、pda(personaldigitalassistant；个人数字助理)、pmp(portablemediaplayer；便携式媒体播放器)、数码相机、音乐播放器、便携式游戏机、导航仪等。109.以上，参照实施例进行了说明，但是本
技术领域：
：的熟练的技术人员可以理解在不脱离所附的权利要求书中记载的本发明的构思以及领域的范围内可以对本发明进行各种修改及变更。当前第1页12当前第1页12
技术特征：
1.一种像素电路，其特征在于，包括：发光元件；驱动晶体管，生成驱动电流；写入晶体管，包括被施加写入栅极信号的控制电极、被施加数据电压的第一电极以及与存储电容器的第一电极连接的第二电极；第一补偿晶体管，包括被施加补偿栅极信号的控制电极、与所述驱动晶体管的控制电极连接的第一电极以及与所述驱动晶体管的第一电极连接的第二电极；所述存储电容器，包括与所述写入晶体管的所述第二电极连接的所述第一电极以及与所述驱动晶体管的所述控制电极连接的第二电极；以及测试晶体管，包括控制电极、被施加所述数据电压的第一电极以及与所述驱动晶体管的第二电极连接的第二电极。2.根据权利要求1所述的像素电路，其特征在于，所述测试晶体管在阵列测试区间中与所述第一补偿晶体管同时成为导通状态，所述测试晶体管在驱动区间中与所述第一补偿晶体管不同时成为所述导通状态。3.根据权利要求1所述的像素电路，其特征在于，所述测试晶体管的所述第一电极与被施加所述数据电压的数据线连接。4.根据权利要求3所述的像素电路，其特征在于，向所述测试晶体管的所述控制电极施加所述写入栅极信号。5.根据权利要求4所述的像素电路，其特征在于，所述像素电路还包括：第二补偿晶体管，包括被施加所述补偿栅极信号的控制电极、第一电极以及与所述存储电容器的所述第一电极连接的第二电极，在阵列测试区间中所述第二补偿晶体管的所述第一电极为浮置状态，在驱动区间中向所述第二补偿晶体管的所述第一电极施加基准电压。6.根据权利要求4所述的像素电路，其特征在于，所述像素电路还包括：第二补偿晶体管，包括被施加所述补偿栅极信号的控制电极、第一电极以及与所述存储电容器的所述第一电极连接的第二电极，在阵列测试区间中向所述第二补偿晶体管的所述第一电极施加所述数据电压，在驱动区间中向所述第二补偿晶体管的所述第一电极施加基准电压。7.根据权利要求3所述的像素电路，其特征在于，向所述测试晶体管的所述控制电极施加第一测试信号，在阵列测试区间中，所述第一测试信号具有与所述写入栅极信号相同的电压电平，在驱动区间中，所述第一测试信号具有非激活电平。8.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括：第一初始化晶体管，包括被施加初始化栅极信号的控制电极、被施加第一初始化电压的第一电极以及与所述驱动晶体管的所述控制电极连接的第二电极；第二补偿晶体管，包括被施加所述补偿栅极信号的控制电极、第一电极以及与所述存
储电容器的所述第一电极连接的第二电极；第二初始化晶体管，包括被施加偏置信号的控制电极、被施加第二初始化电压的第一电极以及与所述发光元件的阳极电极连接的第二电极；第一发射晶体管，包括被施加第一发射信号的控制电极、与所述驱动晶体管的所述第二电极连接的第一电极以及被施加第一电源电压的第二电极；第二发射晶体管，包括被施加第二发射信号的控制电极、与所述发光元件的所述阳极电极连接的第一电极以及与所述驱动晶体管的所述第一电极连接的第二电极；以及保持电容器，包括与所述存储电容器的所述第一电极连接的第一电极以及被施加所述第一电源电压的第二电极。9.根据权利要求8所述的像素电路，其特征在于，所述像素电路还包括：偏置晶体管，包括被施加所述偏置信号的控制电极、与所述驱动晶体管的所述第二电极连接的第一电极以及被施加偏置电压的第二电极。10.根据权利要求9所述的像素电路，其特征在于，所述偏置信号在阵列测试区间中具有非激活电平。11.根据权利要求1所述的像素电路，其特征在于，所述测试晶体管的所述第一电极与所述写入晶体管的所述第二电极连接。12.根据权利要求11所述的像素电路，其特征在于，向所述测试晶体管的所述控制电极施加所述补偿栅极信号。13.根据权利要求12所述的像素电路，其特征在于，所述像素电路还包括：第一初始化晶体管，包括被施加初始化栅极信号的控制电极、被施加第一初始化电压的第一电极以及与所述驱动晶体管的所述控制电极连接的第二电极；第二初始化晶体管，包括被施加偏置信号的控制电极、被施加第二初始化电压的第一电极以及与所述发光元件的阳极电极连接的第二电极；第一发射晶体管，包括被施加第一发射信号的控制电极、与所述驱动晶体管的所述第二电极连接的第一电极以及被施加第一电源电压的第二电极；第二发射晶体管，包括被施加第二发射信号的控制电极、与所述发光元件的所述阳极电极连接的第一电极以及与所述驱动晶体管的所述第一电极连接的第二电极；保持电容器，包括与所述存储电容器的所述第一电极连接的第一电极以及被施加所述第一电源电压的第二电极；以及偏置晶体管，包括被施加所述偏置信号的控制电极、与所述驱动晶体管的所述第二电极连接的第一电极以及被施加偏置电压的第二电极。14.根据权利要求11所述的像素电路，其特征在于，向所述测试晶体管的所述控制电极施加第二测试信号，在阵列测试区间中，所述第二测试信号具有与所述补偿栅极信号相同的电压电平，在驱动区间中，所述第二测试信号具有非激活电平。15.一种显示装置，其特征在于，包括：显示面板，包括多个像素电路；以及
显示面板驱动部，驱动所述显示面板，所述像素电路的每一个包括：发光元件；驱动晶体管，生成驱动电流；写入晶体管，包括被施加写入栅极信号的控制电极、被施加数据电压的第一电极以及与存储电容器的第一电极连接的第二电极；第一补偿晶体管，包括被施加补偿栅极信号的控制电极、与所述驱动晶体管的控制电极连接的第一电极以及与所述驱动晶体管的第一电极连接的第二电极；所述存储电容器，包括与所述写入晶体管的所述第二电极连接的所述第一电极以及与所述驱动晶体管的所述控制电极连接的第二电极；测试晶体管，包括控制电极、被施加所述数据电压的第一电极以及与所述驱动晶体管的第二电极连接的第二电极；以及保持电容器，包括与所述存储电容器的所述第一电极连接的第一电极以及被施加第一电源电压的第二电极。16.根据权利要求15所述的显示装置，其特征在于，所述测试晶体管在阵列测试区间中与所述第一补偿晶体管同时成为导通状态，所述测试晶体管在驱动区间中与所述第一补偿晶体管不同时成为所述导通状态。17.根据权利要求15所述的显示装置，其特征在于，所述测试晶体管的所述第一电极与被施加所述数据电压的数据线连接。18.根据权利要求17所述的显示装置，其特征在于，向所述测试晶体管的所述控制电极施加所述写入栅极信号。19.根据权利要求15所述的显示装置，其特征在于，所述测试晶体管的所述第一电极与所述写入晶体管的所述第二电极连接。20.根据权利要求19所述的显示装置，其特征在于，向所述测试晶体管的所述控制电极施加所述补偿栅极信号。

技术总结
本发明公开了一种像素电路以及包括其的显示装置，像素电路可以包括：发光元件；驱动晶体管，生成驱动电流；写入晶体管，包括被施加写入栅极信号的控制电极、被施加数据电压的第一电极以及与存储电容器的第一电极连接的第二电极；第一补偿晶体管，包括被施加补偿栅极信号的控制电极、与驱动晶体管的控制电极连接的第一电极以及与驱动晶体管的第一电极连接的第二电极；存储电容器，包括与写入晶体管的第二电极连接的第一电极以及与驱动晶体管的控制电极连接的第二电极；以及测试晶体管，包括控制电极、被施加数据电压的第一电极以及与驱动晶体管的第二电极连接的第二电极。动晶体管的第二电极连接的第二电极。动晶体管的第二电极连接的第二电极。


技术研发人员：朴埈贤 姜章美 金亨锡 郑珉在 田武经
受保护的技术使用者：三星显示有限公司
技术研发日：2022.12.07
技术公布日：2023/8/9