一种晶体管及其和沟道层制作方法与流程

1.本技术涉及薄膜晶体管领域，具体而言，涉及一种晶体管及其和沟道层制作方法。


背景技术：

2.作为现代计算机的基石，硅基场效应晶体管在逻辑运算和数据存储方面都是无可替代的存在。
3.随着显示技术的发展，作为平板显示驱动电路的电子开关元器件，基于非晶/多晶硅、非晶氧化物(如铟镓锌氧，igzo)或有机材料的薄膜晶体管在该领域取得了一席之地。
4.尤其是最近柔性电子的快速发展，作为柔性电路的开关元器件或逻辑元器件，高性能低功耗的薄膜晶体管正得到越来越多的关注。同时拥有陡峭的亚阈值摆幅和0v附近的阈值电压，可以使器件工作在很小的电压区间内，从而实现低能耗。
5.另一方面，稳定性也是衡量薄膜晶体管性能优劣的重要指标。产业化的硅基薄膜晶体管和igzo薄膜晶体管，在光照下会产生阈值电压的漂移，影响器件功耗和稳定性，因此必须添加遮光层。这在增加器件工艺流程的同时，也会影响器件的开口率。
6.根据栅电极的位置，薄膜晶体管可分为底栅型和顶栅型。
7.其中顶栅型由于沟道直接被介质层钝化，不接触外界空气，因此拥有更好的稳定性。然而由于相对复杂的工艺，低能耗顶栅薄膜晶体管很少被报道。尤其是在满足低能耗指标的同时，薄膜晶体管的其他参数(开关比、回滞、迁移率和负偏压光照稳定性等)都能保证很好，这种综合性能优越的顶栅薄膜晶体管更是少之又少。


技术实现要素：

8.本技术提供了一种晶体管及其和沟道层制作方法，其能够改善晶体管中的源漏电极与沟道的欧姆接触、屏蔽沟道与介质间的缺陷，还可以获得理想的关断性能。
9.本技术是这样实现的：
10.在第一方面，本技术的示例提供了一种晶体管，其包括：衬底，源漏电极，沟道层，介质层以及栅电极。
11.上述的沟道层包括：依次分布的第一低阻层、高阻层和第二低阻层，并且第一低阻层与源漏电极接触，第二低阻层与介质层接触。高阻层的电阻率大于第一低阻层的电阻率，高阻层的电阻率大于第二低阻层的电阻率。
12.根据本技术的一些示例，第一低阻层的氧空位多于高阻层的氧空位，第二低阻层的氧空位多于高阻层的氧空位；和/或，第一低阻层的载流子浓度大于高阻层的载流子浓度，第二低阻层的载流子浓度大于高阻层的载流子浓度。
13.根据本技术的一些示例，介质层包括第一介质膜和第二介质膜，第一介质膜分别与第二介质膜以及源漏电极接触，其中第二介质膜与第二低阻层接触。
14.根据本技术的一些示例，第一介质膜的厚度为5nm至20nm；和/或，第二介质膜的厚度为10nm至30nm；和/或，第一介质膜和第二介质膜分别独立地为氧化铝或氧化铪。
15.根据本技术的一些示例，第一低阻层的厚度为1nm至10nm；和/或，高阻层的厚度为10nm至50nm；和/或，第二低阻层的厚度为5nm至20nm。
16.根据本技术的一些示例，晶体管包括以下一项或多项限定：
17.第一限定，衬底是柔性的或刚性的；或者，衬底是刚性的且包括硅片、蓝宝石和石英玻璃中的任意一种；或者，衬底是柔性的且包括聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚酰亚胺、聚甲基丙烯酸甲酯、聚二甲基硅氧烷、聚氯乙烯、聚碳酸酯、聚苯乙烯和有机玻璃中的任意一种；
18.第二限定，源漏电极为低功函数金属电极；或者，源漏电极的材料为ti/au、ito、fto、mo、ag和cr中的任意一种；可选地，源漏电极中的源极的厚度和漏极的厚度分别为10nm至200nm；
19.第三限定，第一低阻层、高阻层和第二低阻层分别独立采用非晶氧化物制作而成，可选地，非晶氧化物为铟镓锌氧；
20.第四限定，栅电极的材料为cu、au、ag、ito、cr、fto、ti/au、mo、mxene或石墨烯；可选地，栅电极的厚度为5nm至200nm。
21.根据本技术的一些示例，晶体管是顶栅型的薄膜晶体管。
22.在第二方面，本技术示例提出了一种晶体管的沟道层的制作方法，其中的晶体管包括：衬底，源漏电极，沟道层，介质层以及栅电极，并且沟道层包括：依次分布的第一低阻层、高阻层和第二低阻层。
23.上述的沟道层的制作方法包括：
24.在第一低浓度氧气气氛中通过溅射沉积第一低阻材料；
25.在高浓度氧气气氛中通过溅射沉积高阻材料层；
26.在第二低浓度氧气气氛中通过溅射沉积第二低阻材料层；以及分别对第一低阻材料、高阻材料层和第二低阻材料层进行图形化；
27.其中，第一低浓度氧气气氛的氧气浓度和第二低浓度氧气气氛的氧气浓度分别低于高浓度氧气气氛的氧气浓度。
28.在第三方面，本技术示例提出了一种晶体管的沟道层的制作方法，晶体管包括：衬底，源漏电极，沟道层，介质层以及栅电极，沟道层包括：依次分布的第一低阻层、高阻层和第二低阻层，且介质层包括第一介质膜和第二介质膜，制作方法包括：
29.在第一低浓度氧气气氛中通过溅射沉积第一低阻材料；
30.在高浓度氧气气氛中通过溅射沉积高阻材料层；
31.在第二低浓度氧气气氛中通过溅射沉积第二低阻材料层；
32.沉积第一介质材料；以及分别对第一低阻材料、高阻材料层、第二低阻材料层和第一介质材料进行图形化；以及
33.沉积第二介质材料；
34.其中，第一低浓度氧气气氛的氧气浓度和第二低浓度氧气气氛的氧气浓度分别低于高浓度氧气气氛的氧气浓度。
35.在第四方面，本技术示例提出了一种顶栅薄膜晶体管的制作方法。制作方法包括以下步骤：
36.衬底处理；
37.沉积源漏电极材料及图形化；
38.沉积第一低阻材料、沉积高阻材料、沉积第二低阻材料、沉积第一介质材料，并且进行图形化；
39.沉积第二介质材料；
40.沉积栅电极材料并且进行图形化；以及
41.退火。
42.在以上实现过程中，本技术实施例提供的晶体管结构中，对其沟道层进行了特别的结构设计，使该沟道层由三层不同的结构和功能层所构成。其中，第一低阻层与源极和漏极接触，因此，可以起到增强沟道与源极和漏极的欧姆接触；同时，第二低阻层与介质接触，因此，可以起到钝化介质与沟道的界面间的缺陷；并且，高阻层的存在使得晶体管的负向关断很容易实现。
附图说明
43.为了更清楚地说明本技术实施例或现有技术中的技术方案，以下将对实施例或现有技术描述中所需要使用的附图作简单地介绍。
44.图1为本技术实施例提供的高性能顶栅薄膜晶体管的正视结构示意图；
45.图2为本技术实施例提供的高性能顶栅薄膜晶体管的侧视结构示意图；
46.图3为本技术实施例提供的高性能顶栅薄膜晶体管的俯视结构示意图；
47.图4为本技术实施例提供的高性能顶栅薄膜晶体管的制备工艺流程图；
48.图5为本技术实施例1制得的顶栅薄膜晶体管的输出特性曲线；
49.图6为本技术实施例1制得的顶栅薄膜晶体管的双扫转移特性曲线(0.2v漏压)；
50.图7为本技术实施例1制得的顶栅薄膜晶体管的转移特性曲线(0.1v漏压)；
51.图8为本技术实施例1制得的顶栅薄膜晶体管光照负偏压应力测试结果：光功率密度为200μw/cm2，波长为550nm，栅压为-10v，漏压为1v的状态维持1h后的转移特性曲线与原始转移特性曲线对比图；
52.图9为对比例1制得的顶栅薄膜晶体管的转移特性曲线；
53.图10为对比例2制得的顶栅薄膜晶体管的输出特性曲线。
54.图标：11-衬底；21-源电极；22-漏电极；31-第一低阻层；32-高阻层；33-第二低阻层；41-介质层；42-介质层；51-栅电极。
具体实施方式
55.沟道(channel)是场效应晶体管中的位于源区和漏区之间的一个很薄的半导体层。其中的电子运动受到栅电极的电学条件的控制，并且栅电极和沟道之间通常配置介质层隔离，避免栅电极和沟道的直接接触。同时，沟道分别与源极和漏接电极接触。因此，其中沟道与栅电极和源漏电极之间的配合状态就很大程度上影响和决定了晶体管的性能。
56.在本技术示例中，对沟道的结构进行改进，其采用多层的组合式结构。并且，每层均依据其相应的功能需求而进行对应设计。例如，示例中，晶体管的沟道具有三层结构，分别为第一低阻层、高阻层和第二低阻层。并且，高阻层位于第一低阻层和第二低阻层之间。其中，第一低阻层用以调制沟道与源极和漏电极(简称源漏极)的接触状态，第二低阻层用
以调制沟道与栅介质之间的接触状态。而其中的高阻层则用以控制晶体管的关断特性。
57.因此，本技术示例中提出了这样的一种薄膜晶体管，其具有衬底、源漏电极层(源极和漏极)、三层组合式的沟道层、介质层(栅介质)和栅电极。根据栅电极的位置，上述薄膜晶体管可以按照顶栅型或底栅型的方式进行构造。
58.例如，一种底栅薄膜晶体管的结构为：
59.衬底，位于彻底上的栅电极，位于栅电极之上的介质层，位于所述介质层之上的三层组合式的沟道层，位于沟道层之上的源漏电极层。
60.例如，一种顶栅薄膜晶体管的结构为：
61.衬底，位于衬底上的源漏电极层，位于源漏电极层之上的三层组合式的沟道层，位于沟道层之上的介质层，以及位于介质层之上的栅电极。
62.如前述，上述的晶体管中，沟道层被特别地构造，且分别为依次分布的第一沟道、第二沟道和第三沟道。参阅顶栅薄膜晶体管的结构，沟道层包括依次分布的第一低阻层、高阻层和第二低阻层。并且，第一低阻层与源极和漏极接触，第二低阻层与介质层接触。
63.顾名思义，高阻层的电阻率大于第一低阻层的电阻率，并且高阻层的电阻率还大于第二低阻层的电阻率。前述各层的电阻率的相对大小关系可以通过其制作方法的选择而实现和调控。
64.其中，两个低阻层采用在相对更低的氧气浓度的气氛下沉积并图形化而构成，相应地高阻层采用在相对更高的氧气浓度的气氛下沉积并图形化而构成。当在更低的氧气浓度下沉积时，沉积形成的材料层会具有更多的氧空位，从而也具有更多的载流子浓度。也因此，当在更高的氧气浓度下沉积时，沉积形成的材料层会具有更少的氧空位，从而也具有更少的载流子浓度。
65.由于沟道层中的各个功能层具有上述不同的特性，并且基于其晶体管中的不同的部件的配合方式，第一低阻层与源极和漏极接触，从而可以优化源极和漏极的欧姆接触，同时第二低阻层与介质层接触，从而可以钝化介质和沟道的界面缺陷。高阻层分别与第一低阻层和第二低阻层接触，且位于源漏极和栅电极之间，能够被用于实现晶体管器件的稳定关断。
66.为了制作上述的沟道层，一些示例中选择沉积—例如溅射—的方式实施。部分示例中，通过磁控溅射(也可以是其他形式)沉积对应的材料，然后再进行图形化处理。磁控溅射的条件例如是：真空室内，以选定的靶材以及工艺气体的条件下进行溅射。
67.其中的溅射靶材例如是igzo溅射靶材，溅射源可以是氩气，溅射气氛可以是氧气气氛或非氧气气氛。根据制作的是低阻层，还是高阻层对应选择溅射时的溅射气氛。
68.例如，第一低阻层和第二低阻层可在磁控溅射沉积时控制氧流量为0sccm、0.1sccm、0.2sccm、0.3sccm、0.4sccm、0.5sccm、0.6sccm、0.7sccm、0.8sccm、0.9sccm和1sccm中的任意一者点值或任意两者之间的范围值。高阻层则可在磁控溅射沉积时的氧流量条件例如但不限于为3sccm、3.2sccm、3.4sccm、3.6sccm、3.8sccm、4sccm、4.2sccm、4.4sccm、4.6sccm、4.8sccm和5sccm中的任意一者点值或任意两者之间的范围值。
69.经过实验结果表明，在制作第一低阻层和第二低阻层时，沉积的氧流量越小，则沉积得到的薄膜的氧空位和载流子浓度越多，并且还能更好地发挥各自的作用。在一些示例性的实施方案中，第一低阻层和第二低阻层在沉积时的氧流量条件不高于0.1sccm。
70.请参阅图1、图2和图3。顶栅薄膜晶体管包括依次连接的衬底11、源电极21/漏电极22、第一低阻层31、高阻层32、第二低阻层33、介质层41(第一介质层)、介质层42(第二介质层)、栅电极51。
71.结合图1的正视图和图2的侧视图可以展示晶体管中的各层薄膜之间的纵向堆叠顺序。
72.结合图1的正视图和图2的侧视图还可以看出第一低阻层31、高阻层32、第二低阻层33和介质层41的图形大小是一致的。
73.其中，如前述第一低阻层31、高阻层32和第二低阻层33具有不同的氧空位。并且在其具体的材料组合而言，三者中除了氧元素的含量不同之外，其他组分元素的比例可以选择为相同的。如三者都被选择为igzo，因此三者的氧元素含量不同，而金属元素(铟、镓和锌)的比例相同。
74.结合三视图，可看出介质层42的图形完全覆盖介质层41的图形。介质层42完全覆盖igzo沟道层或介质层41，从而能够达到防止栅电极与沟道层接触的目的。介质层41和介质层42的制作材料可以是相同的，也可以是不同的；二者主要区别在于制作工艺步骤。
75.从侧视图可以看出，栅电极的宽度大于介质层41的宽度，小于介质层42的宽度。
76.并且，源电极21、漏电极22和栅电极51可选地被设置为方形电极。源电极21和漏电极22的宽度例如为50微米，源电极21和漏电极22的间距例如为20微米，栅电极51的宽度例如为70微米，栅电极51和源电极21/漏电极22的交叠的长度可设置为5微米。需要说明的是，源电极、漏电极和栅电极的形状可以按照本领域公知的各种三端器件中的形式进行设置，例如环形电极和方形电极或其他形状的电极，并不以图示结构为限。
77.另外，栅电极的图形与源电极、漏电极的图形在垂直方向上可以适当地交叠或交错，以保证正常的栅控效果为佳。但是，交叠面积不宜过大，否则介质层漏电的概率就会增加；并且错开面积也不宜过大，否则沟道被栅电极调控的能力会大大下降。
78.从制作材料上而言，晶体管中的各个部件的选择可按照如下所示进行实施：
79.由于低功函数的材料有利于源电极/漏电极(一些示例中也可以称为收集电极)与igzo沟道层形成好的欧姆接触。因此，源电极/漏电极的材料可以为低功函数金属电极，例如包括但不限于为ti/cu、ito、fto、mo、ag和cr中的任意一种。
80.栅电极的材料包括但不限于cu、au、ag、ito、cr、fto、ti/au、mo、mxene或石墨烯。
81.衬底可以是柔性的或刚性的。示例性地，刚性的衬底例如是硅片、蓝宝石和石英玻璃中的任意一种；柔性的衬底例如是聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚酰亚胺、聚甲基丙烯酸甲酯、聚二甲基硅氧烷、聚氯乙烯、聚碳酸酯、聚苯乙烯和有机玻璃中的任意一种。
82.为了便于本领域技术人员实施本技术示例中的顶栅薄膜晶体管，下文就其制作方法进行说明。
83.如图1、图2和图3提供的顶栅薄膜晶体管的制备方法包括以下步骤(请参阅图4)：
84.衬底处理、制备源/漏电极及图形化、制备igzo沟道层(包括第一低阻层31、高阻层32和第二低阻层33)、制备介质层41、介质层41和igzo沟道层的图形化、制备介质层42、制备栅电极及图形化、退火。
85.igzo沟道层可以按照本领域公知的各种方式进行生长，本技术中对此不作具体限
定。示例性地，igzo沟道层例如可以通过真空沉积方式或常压生长方式进行沉积。其中，真空沉积方式例如为磁控溅射沉积、脉冲激光沉积、化学气相沉积、原子层沉积中的一种；常压生长方式例如为化学气相淀积、旋涂、滴涂、喷涂、打印和印刷中的一种。其中通过控制旋涂、滴涂、喷涂、打印和印刷过程中所使用的溶液的成分可以达到调节氧空位的效果。
86.源电极、漏电极和栅电极可以按照本领域公知的方式进行制备，例如可以通过沉积方式形成电极基体，然后通过图案化制备得到特定形状的电极；或者通过喷墨打印或者丝网印刷等方式直接得到特定形状的电极。其中，沉积方式例如磁控溅射和热蒸发等真空沉积方式中的一种，或者旋涂和喷涂等常压沉积方式中的一种；图案化方式例如紫外曝光、激光直写等刻蚀剥离方式中的一种。
87.以下，将以图4所示的工艺流程作为示例，对本技术的高性能顶栅薄膜晶体管的制备方法进行说明。
88.该高性能顶栅薄膜晶体管的制备方法包括：
89.s1.衬底处理。
90.以石英玻璃衬底为例，将衬底依次在丙酮、酒精和去离子水中各超声5分钟，并用氮气吹干。对应其它材料的基片，其相应地根据本领域公知的方式预处理直至得到干净、平整的衬底即可。
91.s2.制备源电极和漏电极。
92.以磁控溅射和激光直写的方法为例，将处理好的衬底放在磁控溅射的真空腔内，沉积源电极和漏电极(源漏电极)材料；其厚度可以达到10nm至200nm。然后通过涂胶-前烘-曝光-后烘-显影-定影-刻蚀-去胶完成图形化的源电极和漏电极制作。
93.s3.沉积igzo沟道材料。
94.以磁控溅射为例，将具有图形化之后的源电极/漏电极的片子放入磁控溅射的真空腔内，待抽到背底真空后，通入10sccm的氩气，溅射低阻层；然后通入4sccm的氧气，溅射高阻层；最后再将氧流量关闭，溅射另一个低阻层。
95.s4.制备介质层41。
96.将沉积好igzo沟道材料的片子直接放入原子层沉积系统内，生长介质材料。
97.s5.制备介质层41和igzo沟道层。
98.然后通过涂胶-前烘-曝光-后烘-显影-定影-刻蚀介质层-刻蚀igzo沟道层-去胶完成图形化，获得图形化的介质层41和图形化的igzo沟道层。
99.s6.制备介质层42。
100.将片子放入原子层沉积系统内，生长介质层42。
101.s7.制备栅电极及图形化
102.以磁控溅射和激光直写为例，将片子放入磁控溅射腔内，沉积栅电极材料，且厚度为5nm至200nm。然后通过涂胶-前烘-曝光-后烘-显影-定影-刻蚀-去胶完成图形化，获得图形化的栅电极。
103.s8.退火
104.将准备好的器件放入退火炉，在氮气氛围条件下，200～300℃退火2min～1h。
105.需要指出的是，附图中各层厚度以及相对厚度不以图示为限。
106.下面将结合实施例对本技术的实施方案进行详细描述，但是本领域技术人员将会
理解，下列实施例仅用于说明本技术，而不应视为限制本技术的范围。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
107.以下结合实施例对本技术作进一步的详细描述。
108.实施例1
109.一种高性能顶栅薄膜晶体管的制备方法，包括：
110.s1.衬底处理。
111.选用石英玻璃基片，将基片依次在丙酮、酒精和去离子水中超声清洗干净，并用干燥的高纯氮气吹干。
112.s2.制备源电极/漏电极。
113.将吹干的石英玻璃基片放入磁控溅射腔内，启动真空泵将真空腔抽至本底真空后，通入10sccm氩气起辉，在室温下使用ito靶沉积厚度为50nm的ito。
114.将沉积好ito的片子旋涂光刻胶，在热板上115℃前烘60s，然后放入激光直写在预设好的图形下曝光，紧接着120℃后烘120s，然后冷却到室温在显影液中显影60s，随后用去离子水清洗完成定影，再用ito刻蚀液刻蚀没被光刻胶遮挡的ito，最后用丙酮超声去除剩余的光刻胶，制作获得图形化的源电极和漏电极。其中源电极和漏电极的形状为方形，宽度都为50微米，两者定义的沟道间距为20微米。
115.s3.制备igzo沟道层。
116.将上一步处理好的片子放入磁控溅射腔内，衬底加热至100℃，启动真空泵将真空腔抽至本底真空后，通入10sccm氩气起辉，使用igzo靶材沉积厚度为2nm的低阻层；紧接着通入4sccm氧气，沉积厚度为30nm的高阻层；最后关闭氧流量阀，沉积厚度为10nm的低阻层。
117.s4.制备介质材料。
118.将制备好igzo沟道层的片子放入原子层沉积系统内，以三甲基铝作为铝源，水作为氧源，在200℃下生长20nm的al2o3。
119.s5.制作介质层和igzo沟道层。
120.将片子旋涂光刻胶，在热板上115℃前烘60s，然后放入激光直写在预设好的图形下曝光，紧接着120℃后烘120s，然后冷却到室温在显影液中显影60s，随后用去离子水清洗完成定影，再用al2o3刻蚀液刻蚀没被光刻胶遮挡的al2o3，接着用igzo刻蚀液刻蚀，最后用丙酮超声去除剩余的光刻胶，制得图形化的介质层和图形化的沟道层。图形形状为方形，宽60微米，长100微米。
121.s6.制备介质层。
122.将图形化之后的片子再次放入原子层沉积系统内，以三甲基铝作为铝源，水作为氧源，在200℃下生长20nm的al2o3。
123.s7.制备栅电极。
124.将制备好介质层42的片子放入磁控溅射腔内，启动真空泵将真空腔抽至本底真空后，通入10sccm氩气起辉，在室温下使用高纯au靶沉积厚度为10nm的au。
125.将沉积好au的片子旋涂光刻胶，在热板上115℃前烘60s，然后放入激光直写在预设好的图形下曝光，紧接着120℃后烘120s，然后冷却到室温在显影液中显影60s，随后用去离子水清洗完成定影，再用au刻蚀液刻蚀没被光刻胶遮挡的au，最后用丙酮超声去除剩余
的光刻胶，制得图形化的栅电极。其中栅电极的形状为方形，宽度为70微米，长度为30微米。
126.s8.退火
127.将制备好的器件放入充满氮气的退火炉中，在300℃下退火10min。
128.实施例2
129.一种高性能顶栅薄膜晶体管的制备方法，其与实施例1的不同之处仅在于：
130.s2步骤中，磁控溅射的源电极和漏电极的材料为mo，厚度为50nm。
131.实施例3
132.一种高性能顶栅薄膜晶体管的制备方法，其与实施例1的不同之处仅在于：
133.s4和s6中，原子层沉积生长al2o3的温度为150℃
134.实施例4
135.一种高性能顶栅薄膜晶体管的制备方法，其与实施例1的不同之处仅在于：
136.s1步骤中，采用材质为pen的衬底；在吹干衬底后，将基片在原子层沉积系统内制备了一层al2o3包覆层。
137.对比例1
138.一种顶栅薄膜晶体管的制备方法，其与实施例1的不同之处在于：
139.s3步骤中，在生长完igzo材料之后，就进行图形化形成沟道层，而且在s5步骤中，直接生长了40nm的介质层42，而没有生长s4步骤中的介质层41。
140.对比例2
141.一种顶栅薄膜晶体管的制备方法，其与实施例1的不同之处在于：
142.s3步骤中，没有生长第一低阻层，只是生长了高阻层和第二低阻层。
143.一、实施例1制得的顶栅薄膜晶体管的测试结果：
144.(1)获取实施例1制得的顶栅薄膜晶体管输出特性曲线，如图5所示。
145.根据图5的线性区可知，实施例1制得的顶栅薄膜晶体管的源/漏电极与沟道之间形成了很好的欧姆接触。
146.(2)获取实施例1制得的顶栅薄膜晶体管在0.2v漏压下的回滞转移曲线，如图6所示。
147.根据图6可知，实施例1制得的顶栅薄膜晶体管在栅压从-10v扫到10v，再从10v扫到-10v过程中，转移曲线几乎完全重合，正扫时提取的阈值电压为0～0.1v之间，而回扫时提取的阈值电压也在0～0.1v之间。因此正扫和回扫提取的阈值电压在0.1v的扫描补偿内，观察不到任何的漂移回滞现象。
148.(3)获取实施例1制得的顶栅薄膜晶体管在0.1v漏压下的转移曲线，如图7所示。
149.根据图7数据计算可得，迁移率为5.8cm2v-1
s-1
，阈值电压为0～0.1v，亚阈值摆幅为78mv/decade，开关比(
±
10v偏压下)大于108。
150.其中各参数的计算公式为：
151.μ
fe
＝gml/(wv
dscox
)
152.gm＝di
ds
/dv
gs
153.ss＝dv
gs
/dlog(i
ds
)
154.其中μ
fe
为迁移率，gm为跨导，l为沟道长度，w为沟道宽度，v
ds
为漏压，c
ox
为单位面电容，i
ds
为漏电流，v
gs
为栅压，ss为亚阈值摆幅。另外阈值电压定义为漏电流为0.1na
×
w/l
时的栅压，开关比定义为晶体管开启时的漏电流与关闭时的漏电流之比。
155.(4)获取实施例1制得的顶栅薄膜晶体管光照负偏压应力测试结果，如图8所示。
156.根据图8的初始转移曲线与负偏压应力下辐照1h之后的结果对比可以看出，在光照负偏压应力下，转移曲线的阈值电压与初始阈值电压相比基本没有改变，唯一改变的是亚阈值摆幅略有增加。
157.二、对比例1制得的顶栅薄膜晶体管的测试结果：
158.获取对比例1制得的顶栅薄膜晶体管在0.2v漏压下的转移曲线，如图9所示。
159.根据图9，可以很明显的看出来，采用一步法制备al2o3的薄膜晶体管的亚阈值摆幅明显增大很多。
160.三、对比例2制得的顶栅薄膜晶体管的测试结果：
161.获取对比例2制得的顶栅薄膜晶体管的输出特性曲线，如图10所示。
162.根据图10，可以很明显的看出来，缺少与源/漏电极22接触的低阻层，接触界面会存在明显的势垒，使得在低漏压时，漏电流很难得到提升，远远偏离欧姆接触。
163.以上所述仅为本技术的优选实施例而已，并不用于限制本技术，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。

技术特征：
1.一种晶体管，包括：衬底，源漏电极，沟道层，介质层以及栅电极，其特征在于，所述沟道层包括：依次分布的第一低阻层、高阻层和第二低阻层，其中，所述第一低阻层与所述源漏电极接触，所述第二低阻层与所述介质层接触；所述高阻层的电阻率大于第一低阻层的电阻率，所述高阻层的电阻率大于第二低阻层的电阻率。2.根据权利要求1所述的晶体管，其特征在于，所述第一低阻层的氧空位多于所述高阻层的氧空位，所述第二低阻层的氧空位多于所述高阻层的氧空位；和/或，所述第一低阻层的载流子浓度大于所述高阻层的载流子浓度，所述第二低阻层的载流子浓度大于所述高阻层的载流子浓度。3.根据权利要求1或2所述的晶体管，其特征在于，所述介质层包括第一介质膜和第二介质膜，所述第一介质膜分别与所述第二介质膜以及所述源漏电极接触，其中所述第二介质膜与所述第二低阻层接触。4.根据权利要求3所述的晶体管，其特征在于，所述第一介质膜的厚度为5nm至20nm；和/或，所述第二介质膜的厚度为10nm至30nm；和/或，所述第一介质膜和第二介质膜分别独立地为氧化铝或氧化铪。5.根据权利要求1或2所述的晶体管，其特征在于，所述第一低阻层的厚度为1nm至10nm；和/或，所述高阻层的厚度为10nm至50nm；和/或，所述第二低阻层的厚度为5nm至20nm。6.根据权利要求1所述的晶体管，其特征在于，所述晶体管包括以下一项或多项限定：第一限定，所述衬底是柔性的或刚性的；或者，所述衬底是刚性的且包括硅片、蓝宝石和石英玻璃中的任意一种；或者，所述衬底是柔性的且包括聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚酰亚胺、聚甲基丙烯酸甲酯、聚二甲基硅氧烷、聚氯乙烯、聚碳酸酯、聚苯乙烯和有机玻璃中的任意一种；第二限定，所述源漏电极为低功函数金属电极；或者，所述源漏电极的材料为ti/au、ito、fto、mo、ag和cr中的任意一种；可选地，所述源漏电极中的源极的厚度和漏极的厚度分别为10nm至200nm；第三限定，所述第一低阻层、高阻层和第二低阻层分别独立采用非晶氧化物制作而成，可选地，所述非晶氧化物为铟镓锌氧；第四限定，所述栅电极的材料为cu、au、ag、ito、cr、fto、ti/au、mo、mxene或石墨烯；可选地，所述栅电极的厚度为5nm至200nm。7.根据权利要求1所述的晶体管，其特征在于，所述晶体管是顶栅型的薄膜晶体管。8.一种晶体管的沟道层的制作方法，所述晶体管包括：衬底，源漏电极，沟道层，介质层以及栅电极，其特征在于，所述沟道层包括：依次分布的第一低阻层、高阻层和第二低阻层，所述制作方法包括：在第一低浓度氧气气氛中通过溅射沉积第一低阻材料；在高浓度氧气气氛中通过溅射沉积高阻材料层；在第二低浓度氧气气氛中通过溅射沉积第二低阻材料层；以及分别对所述第一低阻材料、所述高阻材料层和所述第二低阻材料层进行图形化；
其中，所述第一低浓度氧气气氛的氧气浓度和所述第二低浓度氧气气氛的氧气浓度分别低于所述高浓度氧气气氛的氧气浓度。9.一种晶体管的沟道层的制作方法，所述晶体管包括：衬底，源漏电极，沟道层，介质层以及栅电极，其特征在于，所述沟道层包括：依次分布的第一低阻层、高阻层和第二低阻层，且所述介质层包括第一介质膜和第二介质膜，所述制作方法包括：在第一低浓度氧气气氛中通过溅射沉积第一低阻材料；在高浓度氧气气氛中通过溅射沉积高阻材料层；在第二低浓度氧气气氛中通过溅射沉积第二低阻材料层；沉积第一介质材料；以及分别对所述第一低阻材料、所述高阻材料层、所述第二低阻材料层和所述第一介质材料进行图形化；以及沉积第二介质材料；其中，所述第一低浓度氧气气氛的氧气浓度和所述第二低浓度氧气气氛的氧气浓度分别低于所述高浓度氧气气氛的氧气浓度。10.一种顶栅薄膜晶体管的制作方法，其特征在于，所述制作方法包括以下步骤：衬底处理；沉积源漏电极材料及图形化；沉积第一低阻材料、沉积高阻材料、沉积第二低阻材料、沉积第一介质材料，并且进行图形化；沉积第二介质材料；沉积栅电极材料并且进行图形化；以及退火。

技术总结
一种晶体管及其和沟道层制作方法，属于薄膜晶体管领域。晶体管包括：衬底，源漏电极，沟道层，介质层以及栅电极。并且沟道层包括：依次分布的第一低阻层、高阻层和第二低阻层。其中，第一低阻层与源漏电极接触，第二低阻层与介质层接触。高阻层的电阻率大于第一低阻层的电阻率，同时高阻层的电阻率大于第二低阻层的电阻率。按照上述方式构造沟道层利于沟道与源漏电极的欧姆接触，并且还可以钝化介质层与沟道界面间的缺陷，还确保其关断性能。还确保其关断性能。还确保其关断性能。


技术研发人员：朱锐 梁会力 王燕 刘尧平 梅增霞
受保护的技术使用者：松山湖材料实验室
技术研发日：2022.01.28
技术公布日：2023/8/9