一种两端选通器件制备方法及1S1C存储器

一种两端选通器件制备方法及1s1c存储器
技术领域
1.本发明属于存储器技术领域，更具体地，涉及一种两端选通器件制备方法及1s1c存储器。


背景技术：

2.1s1c存储器是在dram存储器的结构基础上进行改进而提出的一种新型动态存储器，1s1c存储器采用的是二端选通器件来控制对电容充放电，具有类似dram的操作方法，且比dram结构更紧凑，更易三维堆叠实现高密度存储。
3.但是目前1s1c存储器所使用的选通器件如ots(双向阈值开关器件)、mit(莫特阈值开关器件)等在正常脉冲下工作之前均需要first-fire(初始化)操作，通常做法是施加一个4v左右的直流i-v扫一下器件，之后器件才能正常工作，这一特性会对1s1c存储器的进一步发展产生以下挑战：(1)制备好之后的1s1c器件是由选通器件和电容串联在一起，因此对选通器件进行first-fire操作时，只能在1s1c集成器件两端施加直流i-v，由于电容隔直流的作用，直流i-v的电压并不会像正常那样加载在选通器件，因此需要幅值更高的直流i-v才能完成对选通器件的first-fire操作；(2)在1s1c存储器的外围电路设计时，需要将first-fire操作需要的高电压i-v考虑在内，以gete9材料所形成的ots选通器件为例，first-fire电压要3.5v左右，而选通器件的正常工作的阈值电压vth只有1.4v左右，因此为了选通器件的first-fire步骤，要在外围电路设计时增加许多资源消耗来设计first-fire电路，而这部分电路在1s1c存储器芯片的生命周期中只会使用一次，会带来不必要的芯片资源与面积消耗。
4.因此，如何解决目前两端选通器件和1s1c存储器面临的first-fire操作电压高的问题，是亟需研究的。


技术实现要素：

5.针对现有技术的缺陷，本发明的目的在于提供一种两端选通器件制备方法及1s1c存储器，旨在解决目前两端选通器件以及1s1c存储器面临的first-fire操作电压高的问题。
6.为实现上述目的，第一方面，本发明提供了一种两端选通器件制备方法，包括如下步骤：
7.(1)提供一半导体衬底，在所述半导体衬底上沉积底电极层；
8.(2)在所述底电极层上沉积绝缘层；
9.(3)对绝缘层进行刻蚀，使该绝缘层中形成多个贯穿的圆孔，圆孔按一定规律排列，且圆孔均位于底电极层上；
10.(4)将步骤(3)得到的样品在o2或ar气体氛围条件下进行等离子体表面处理，使圆孔底部的底电极层产生损伤，该损伤包括在底电极层表面形成坑洞或凸起，从而导致底电极层表面形成缺陷；
11.(5)向圆孔孔内填充选通管功能层；
12.(6)在选通管功能层表面沉积顶电极层。
13.本发明提供的两端选通器件制备方法，具有如下效果：(1)对选通管功能层的底电极进行o2、ar气体氛围下的等离子体表面处理，使底电极表面形成丰富的缺陷，此时在底电极表面沉积选通管功能层薄膜时，选通管功能层薄膜的部分区域会沿着底电极的缺陷进行生长，使选通管功能层薄膜内的缺陷浓度得到大大提升，并且局部区域会产生聚集的缺陷，因此只需要较小的first-fire电压即可完成first-fire操作；(2)采用本实施例提供的方法所制备的两端选通器件沉积态即为mω级别，可直接用脉冲进行first-fire操作，且first-fire操作电压与之后器件正常操作的阈值电压几乎一致，可认为无需对器件进行first-fire操作即可正常脉冲操作；(3)提供了一种低first-fire电压的两端选通器件制备方法，可简化选通管的1s1r、1s1c等应用场景下的芯片设计，无需为选通器件的first-fire操作设计专用电路。
14.在其中一个实施例中，步骤(3)中，所述圆孔的孔径为50nm～2μm。
15.在其中一个实施例中，步骤(4)中，对样品进行等离子体处理的时间为5min～60min，功率为20～50w。
16.在其中一个实施例中，所述底电极层和顶电极层的材料均采用pt、ti、w、au、ru、al、tiw、tin、tan、iro2、ito以及izo中的至少一种。
17.在其中一个实施例中，所述选通管功能层的材料采用具有选通性能的硫系化合物和具有金属绝缘体转变性能的氧化物中的任意一种或多种产生的叠层。
18.第二方面，本发明提供了一种两端选通器件，采用上述所述的两端选通器件制备方法制备得到。
19.第三方面，本发明提供了一种1s1c存储器，包括串联的电容和两端选通器件，所述两端选通器件采用上述所述的两端选通器件制备方法制备得到。
20.在其中一个实施例中，在所述选通管制备方法中，圆孔的孔径为50nm～800nm。
21.在其中一个实施例中，在所述选通管制备方法中，对样品进行等离子体处理的时间为10min～30min，功率为20～50w。
22.本发明提供的1s1c存储器，可以直接用脉冲进行first-fire操作，相比于之前的1s1c集成器件需要高直流i-v电压进行first-fire操作，甚至因为电容隔直流的作用导致选通器件不能first-fire成功，导致1s1c集成器件失效，本实施例提供的1s1c集成器件可以直接用脉冲进行first-fire操作并正常工作。
附图说明
23.图1是采用传统方法制备的ots选通器件的first-fire与正常工作时的i-v图；
24.图2是本发明一实施例提供的两端选通器件制备方法的流程图；
25.图3是采用本发明所提供的方法制备的ots器件的初始阻态分布图；
26.图4是采用本发明所提供的方法制备的ots器件的脉冲操作first-fire示意图；
27.图5是采用本发明所提供的方法制备的1s1c器件的脉冲操作first-fire示意图；
28.图6是基于垂直电极结构的ots选通管的底电极sem图；
29.图7是利用本发明的方法对垂直电极结构ots选通管的底电极处理之后的sem图。
具体实施方式
30.为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
31.需要说明的是，目前常规方法制备的两端选通器件如ots(双向阈值开关器件)、mit(莫特阈值开关器件)等在正常脉冲下工作之前均需要first-fire操作，如图1所示，为利用gete9材料制备的ots选通器件first-fire操作示意图，可以看见，在ots器件第一次操作时，需要3.8v左右的i-v才能使器件完成first-fire，ots器件第二次操作时，只需要1.3v左右的电压即可正常工作，因此first-fire操作需要三倍于器件正常工作时所需要的电压，这为选通器件的实际应用带来了许多的挑战。
32.针对两端选通器件需要first-fire操作这一现象，本发明通过分析该现象发现其原因为：由于选通器件的导电通道是沿着缺陷生长，而正常工艺流程制备的选通器件功能层晶格较为完美，材料内部晶格缺陷浓度极低，因此需要一个初始较大的first-fire电压在功能层内形成导电通道，当first-fire电压撤去之后，导电通道断裂，会在材料内部留下大量缺陷，使得后续开关的阈值电压vth远低于first-fire电压。
33.对此，本发明提供了一种两端选通器件制备方法，如图2所示，该方法包括步骤s10～s60，详述如下：
34.s10，提供一半导体衬底，在半导体衬底上沉积底电极层。
35.s20，在底电极层上沉积绝缘层。
36.s30，对绝缘层进行刻蚀，使该绝缘层中形成多个贯穿的圆孔，该圆孔按一定规律排列，且该圆孔均位于底电极层上。
37.s40，将步骤s30得到的样品在o2或ar气体氛围条件下进行等离子体表面处理，使圆孔底部的底电极层产生损伤，即使得底电极层表面形成坑洞或凸起，从而导致其表面形成缺陷，该缺陷的类型包括空位、间隙、位错等。
38.s50，向圆孔孔内填充选通管功能层。
39.s60，在选通管功能层表面沉积顶电极层。
40.其中，本实施例提供的底电极层和顶电极层用作电极，用于传递电信号，可采用pt、ti、w、au、ru、al、tiw、tin、tan、iro2、ito以及izo中的至少一种。本实施例提供的选通管功能层可采用具有选通性能的硫系化合物和具有金属绝缘体转变性能的氧化物中的任意一种或多种产生的叠层，可在底电极层和顶电极层之间施加的电压作用下，实现在高阻态和低阻态两种状态的转换，从而使得本实施例提供的方法所制备的两端选通器件具有正反向导通特性，即在正向存在导通阈值电压vth1和保持电压vhold1，在反向存在导通阈值电压vth2和保持电压vhold2。
41.在本实施例中，步骤s40对选通管功能层的底电极层进行o2或ar气体氛围下的等离子体表面处理，产生过度刻蚀的效果，在底电极层表面形成坑洞或凸起，可使得底电极层表面形成丰富的缺陷，此时在底电极层表面沉积选通管功能层薄膜时，选通管功能层薄膜的部分区域会沿着底电极层的缺陷进行生长，导致功能层的晶格被破坏，某些元素的原子在晶体内分布不均匀，产生元素偏析，从而使选通管功能层薄膜内的缺陷浓度得到大大提升，结合上述关于first-fire操作现象原因分析可知，功能层薄膜内的缺陷浓度的提升，进
而使得采用本实施例提供的方法制备得到的两端选通器件只需较小的first-fire电压即可完成first-fire操作。
42.另外，本实施例步骤s30在绝缘层刻蚀多个贯穿的圆孔，对于大孔径的圆孔来说，会需要对底电极层进行更长时间的等离子体处理，而过长的等离子体表面处理，又会导致功能层内部分区域内缺陷浓度偏高，使选通器件漏电流变大甚至导致选通器件的短路。因此，本实施例提供的圆孔的孔径优选设置为50nm～2μm的小孔孔径，对底电极层进行等离子体表面处理的时间优选为5min～60min。
43.且在半导体领域，在沉积薄膜之前通常会利用等离子体中的活性粒子去除材料表面的有机物、氧化物、金属杂质等残留，提高表面纯度和清洁度，这种处理通常进行的非常小心，一般功率在10w以内，处理的时间一般控制在1分钟之内，避免过长时间或者过高功率的处理对材料造成损伤或变化。而在本发明中，需要通过使用高功率(20～50w)的等离子体长时间对底电极处理，可使得底电极层产生损伤，并在其表面形成空位、间隙、位错等类型的缺陷。
44.本实施例提供的两端选通器件制备方法，具有如下效果：(1)对选通管功能层的底电极进行o2、ar气体氛围下的等离子体表面处理，使底电极表面形成丰富的缺陷，此时在底电极表面沉积选通管功能层薄膜时，选通管功能层薄膜的部分区域会沿着底电极的缺陷进行生长，使选通管功能层薄膜内的缺陷浓度得到大大提升，并且局部区域会产生聚集的缺陷，因此只需要较小的first-fire电压即可完成first-fire操作；(2)采用本实施例提供的方法所制备的两端选通器件沉积态即为mω级别，可直接用脉冲进行first-fire操作，且first-fire操作电压与之后器件正常操作的阈值电压几乎一致，可认为无需对器件进行first-fire操作即可正常脉冲操作；(3)提供了一种低first-fire电压的两端选通器件制备方法，可简化选通管的1s1r、1s1c等应用场景下的芯片设计，无需为选通器件的first-fire操作设计专用电路。
45.基于同样的发明构思，本发明还提供了一种两端选通器件，该两端选通器件采用前述两端选通器件制备方法制备得到。
46.此外，本发明还提供了一种1s1c存储器，包括串联的电容和具有正反向导通特性的两端选通器件，该两端选通器件采用前述两端选通器件制备方法制备得到。
47.具体地，本实施例提供的1s1c存储器制备方法为：
48.(1)提供一半导体衬底，在半导体衬底上沉积第一条状电极层。
49.(2)在步骤(1)得到的样品表面沉积绝缘层。
50.(3)对绝缘层进行刻蚀，使绝缘层中形成贯穿绝缘层的小孔，小孔按一定规律排列，且小孔均位于第一条状电极层上。
51.(4)将步骤(3)得到的样品在o2或ar气体氛围条件下进行等离子体表面处理，使小孔底部的第一条状电极层表面形成缺陷。
52.(5)在小孔内依次沉积选通管功能层、第三金属电极层、电容电介质层。
53.(6)在小孔顶部沉积第二条状电极层。
54.在本实施例中，考虑到对于1s1c集成器件中的选通管来说，操作时电压脉冲必须加载在1s1c集成器件两端，由于电容的隔离作用，因此需要将两端选通器件的first-fire电压降到更低，方能使得1s1c集成器件可以正常完成first-fire操作，因此两端选通器件
的孔径需要限定在小孔径范围内：50nm～800nm，等离子体表面处理的时间为10min～30min，这样可使两端选通器件的first-fire电压降到很低，且漏电流的增加可以忽略不计。
55.本实施例提供的1s1c存储器，可直接用脉冲进行first-fire操作，相比于之前的1s1c集成器件需要高直流i-v电压进行first-fire操作，甚至因为电容隔直流的作用导致选通器件不能first-fire成功，导致1s1c集成器件失效，本实施例提供的1s1c集成器件可以直接用脉冲进行first-fire操作并正常工作。
56.以下结合具体实施例，对本发明进行详细说明：
57.实施例一
58.本实施例一提供了一种ots两端选通器件制备方法，包括以下步骤：
59.(1)在sio2衬底上均匀沉积一整层w，厚度为100nm。
60.(2)在步骤(1)制备好的样片上沉积一整层sio2，厚度为100nm。
61.(3)匀光刻胶，用电子束光刻设备在光刻胶上形成若干直径为600nm的圆和100um*100um的方块区域。
62.(4)刻蚀设备利用ar/o2对样品进行刻蚀，再去除光刻胶，得到若干小孔和方形孔洞，小孔和方形空洞中均将底电极w暴露出来。
63.(5)匀光刻胶，用光刻设备在小孔上方光刻出100um*100um的方块区域。
64.(6)用ar气形成的等离子体对样品表面进行处理，功率为40w，时间为30min。
65.(7)紧接着沉积20nm gete9、100nm w。
66.(8)去除光刻胶，得到制备完成的两端选通器件。
67.如图3所示为采用上述方法制备得到的ots器件的初始阻态的累积概率分布图，可以发现大部分器件的初始阻态即处于20mω附近；作为对比，未采用本方法制备的ots器件的初始阻态一般都在10gω～1tω，经过first-fire操作之后器件的阻值一般会在几十mω级别。因此，采用本方法制备得到的ots器件相当于不需要first-fire操作即可达到普通方法制备的ots器件经过first-fire操作之后的效果。
68.如图4所示为采用上述方法制备得到的ots器件直接用三角波脉冲进行操作的示意图，可以发现，制备完成的器件可以直接用三角波脉冲进行操作，第一个三角波脉冲开启的时候会有一些波动，为一个类似first-fire的操作，从第二个三角波脉冲开始ots器件就可以正常进行操作，第一个三角波的开启电压为1.5v左右，第二个三角波的开启电压为1.3v左右。因此，采用本方法所制备的ots器件可以无需利用直流i-v进行first-fire操作，且脉冲的first-fire操作电压与器件的正常工作电压相差不大，相当于省去了first-fire操作。
69.实施例二
70.本实施例二提供了一种1s1c存储器制备方法，包括以下步骤：
71.(1)在sio2衬底上沉积数条条状电极w，条状电极的宽度为50um，厚度为100nm，作为存储器的字线。
72.(2)在步骤(1)得到的样品表面均匀沉积一层厚度为100nm的sio2。
73.(3)匀光刻胶，用电子束光刻设备在光刻胶上形成若干直径为250nm的圆，且圆均位于条状电极正上方。
74.(4)刻蚀设备利用cf4/o2对样品进行刻蚀，再去除光刻胶，得到若干小孔，小孔底部将底电极w暴露出来。
75.(5)匀光刻胶，用光刻设备在小孔上方光刻出50um*50um的方块区域。
76.(6)用ar气形成的等离子体对样品表面进行处理，功率为40w，时间为10min。
77.(7)紧接着沉积20nm gete9、100nm w、10nm sio2。
78.(8)去除光刻胶，匀光刻胶，用光刻设备光刻出条状图形，条状图形的宽度为50um，与步骤(1)沉积的条状电极w相互垂直。
79.(9)沉积100nm w。
80.(10)去除光刻胶，留下条状电极w，作为存储器的位线，得到制备完成的1s1c器件。
81.若需要制备多层1s1c器件，只需要将步骤(1)～步骤(6)重复相应次数即可。
82.如图5为本实施例所制备的1s1c集成器件的操作示意图，信号通道1为加载在1s1c集成器件两端的电压，信号通道2为电容两端的电压，从图中可以发现，通过施加正向和反向的1.5v脉冲，电容两端的电压会在+0.9v和-0.9v之间跳变，完成了1s1c存储器在逻辑状态1和逻辑状态0之间的切换，且施加的第一个脉冲，幅值为1.5v，1s1c集成器件即可正常工作，低于采用普通方法所制备的1s1c集成器件，因此采用本实施例方法所制备的1s1c集成器件，无需用高幅值的直流i-v电压进行first-fire操作即可使器件正常工作，可大大简化1s1c集成器件的操作方法，为1s1c存储器的进一步商业化提供有力支持。
83.图6为基于垂直电极结构的ots选通管的底电极sem图，可以看见器件的底电极表面较为光滑(图中白色部分为底电极)，通过测试发现，基于此底电极的ots选通管器件forming电压为5v，阈值电压为3.7v。
84.图7为利用本发明所提到的方法对基于垂直电极结构的ots选通管的底电极进行处理，可以看见器件的底电极产生了损伤，表面较为粗糙。通过后续的测试也发现器件的forming电压在4v左右，阈值电压为3.7v，forming电压和阈值电压相差较小，达到了免forming的效果。
85.本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

技术特征：
1.一种两端选通器件制备方法，其特征在于，包括如下步骤：(1)提供一半导体衬底，在所述半导体衬底上沉积底电极层；(2)在所述底电极层上沉积绝缘层；(3)对绝缘层进行刻蚀，使该绝缘层中形成多个贯穿的圆孔，圆孔按一定规律排列，且圆孔均位于底电极层上；(4)将步骤(3)得到的样品在o2或ar气体氛围条件下进行等离子体表面处理，使圆孔底部的底电极层产生损伤，该损伤包括在底电极层表面形成坑洞或凸起，从而导致底电极层表面形成缺陷；(5)向圆孔孔内填充选通管功能层；(6)在选通管功能层表面沉积顶电极层。2.根据权利要求1所述的两端选通器件制备方法，其特征在于，步骤(3)中，所述圆孔的孔径为50nm～2μm。3.根据权利要求1所述的两端选通器件制备方法，其特征在于，步骤(4)中，对样品进行等离子体处理的时间为5min～60min，功率为20～50w。4.根据权利要求1所述的两端选通器件制备方法，其特征在于，所述底电极层和顶电极层的材料均采用pt、ti、w、au、ru、al、tiw、tin、tan、iro2、ito以及izo中的至少一种。5.根据权利要求1所述的两端选通器件制备方法，其特征在于，所述选通管功能层的材料采用具有选通性能的硫系化合物和具有金属绝缘体转变性能的氧化物中的任意一种或多种产生的叠层。6.一种两端选通器件，其特征在于，采用权利要求1～5任意一项所述的两端选通器件制备方法制备得到。7.一种1s1c存储器，其特征在于，包括串联的电容和两端选通器件，所述两端选通器件采用权利要求1所述的两端选通器件制备方法制备得到。8.根据权利要求7所述的1s1c存储器，其特征在于，在所述选通管制备方法中，圆孔的孔径为50nm～800nm。9.根据权利要求7所述的1s1c存储器，其特征在于，在所述选通管制备方法中，对样品进行等离子体处理的时间为10min～30min，功率为20～50w。

技术总结
本发明公开了一种两端选通器件制备方法及1S1C存储器，该两端选通器件制备方法为：(1)提供一半导体衬底，在半导体衬底上沉积底电极层；(2)在底电极层上沉积绝缘层；(3)对绝缘层进行刻蚀，使该绝缘层中形成多个贯穿的圆孔，圆孔按一定规律排列，且圆孔均位于底电极层上；(4)将步骤(3)得到的样品在O2或Ar气体氛围条件下进行等离子体表面处理，使圆孔底部的底电极层产生损伤，从而导致其表面形成缺陷；(5)向圆孔孔内填充选通管功能层；(6)在选通管功能层表面沉积顶电极层。本发明只需较小的First-fire电压即可完成First-fire操作，且无需为选通器件的First-fire操作设计专用电路。fire操作设计专用电路。fire操作设计专用电路。


技术研发人员：童浩 汪宾浩 刘梓轩 缪向水
受保护的技术使用者：华中科技大学
技术研发日：2023.05.29
技术公布日：2023/8/9