芯片封装的制作方法

1.本技术涉及芯片封装技术领域，具体是涉及一种芯片封装。


背景技术：

2.近年来，芯片行业封装技术不断更迭。为减小芯片封装的体积，多个堆叠芯片(stacked chips)的封装技术应运而生。譬如，两个芯片分别固定于基板的相背两侧，但是该方法对基板的结构强度要求较高。基板过薄，则影响芯片封装的可靠性以及基板的平整度；基板过厚，则增大芯片封装的厚度和体积，不利于芯片封装的小型化。


技术实现要素：

3.本技术提供一种芯片封装，能够改善芯片堆叠带来的基板弯曲、基板边缘翘曲的问题。
4.本技术提供了一种芯片封装，包括：
5.基板，包括相背设置的第一表面和第二表面；
6.第一芯片，位于所述第一表面；
7.第二芯片，位于所述第二表面并与所述第一芯片电性连接；以及
8.加强件，位于所述第一表面和/或第二表面的边缘，并与所述第一芯片和/或所述第二芯片间隙设置。
9.在一些实施例中，所述第一表面上设有多个第一焊盘，所述第一芯片包括对应于多个第一焊盘的多个第一引脚，所述第一引脚焊接于对应的所述第一焊盘上；所述第二表面上设有多个第二焊盘，所述第二芯片包括对应于多个所述第二焊盘的第二引脚，所述第二引脚焊接于对应的所述第二焊盘上。
10.在一些实施例中，多个第二焊盘与多个所述第一焊盘一一对应，每个所述第二焊盘与对应的所述第一焊盘电性连接，使得所述第一芯片与所述第二芯片电性连接。
11.在一些实施例中，所述加强件呈中空环状结构，所述加强件的外环形状对应于所述基板的形状。
12.在一些实施例中，在所述加强件位于所述第一表面时，所述加强件的厚度大于所述第一芯片的厚度，和/或在所述加强件位于所述第二表面时，所述加强件的厚度大于所述第二芯片的厚度。
13.在一些实施例中，所述芯片封装还包括粘结层，所述粘结层位于所述加强件与所述基板之间，使得所述加强件连接于所述基板上。
14.在一些实施例中，所述芯片封装还包括间隔件，所述间隔件位于所述第一表面与所述第二表面的一者上，所述加强件位于所述第一表面与所述第二表面的另一者上；其中所述间隔件的厚度大于其所在表面的芯片的厚度。
15.在一些实施例中，所述间隔件为锡球，所述锡球与外接结构焊接连接。
16.在一些实施例中，所述第一芯片为逻辑芯片与存储芯片中的一者，所述第二芯片
为逻辑芯片与存储芯片中的另一者。
17.在一些实施例中，所述芯片封装还包括填充物，所述填充物位于所述第一芯片与所述第一表面之间，和/或所述第二芯片与所述第二表面之间。
18.本技术实施例提供的芯片封装，通过在基板的第一表面和/或第二表面的边缘设置加强件，用于约束基板的内应力，防止基板发生弯折、基板边缘翘曲等问题，进而预防第一芯片与第二芯片分别位于基板相背两侧表面带来的基板内应力分布不均问题，提高芯片封装的可靠性。
附图说明
19.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
20.图1是本技术实施例提供的芯片封装的截面示意图；
21.图2是图1所示的芯片封装中区域a的局部放大图；
22.图3是图1所示的芯片封装中又一个实施例的截面示意图；
23.图4是图3所示的芯片封装中区域b的局部放大图；
24.图5是图4所示的芯片封装一个变形的截面示意图；
25.图6是图4所示的芯片封装又一个变形的截面示意图；
26.图7是图1所示的芯片封装一个变形的截面示意图；
27.图8是图7所示的芯片封装从第一表面一侧的俯视示意图；
28.图9是图7所示的芯片封装从第二表面一侧的仰视示意图。
具体实施方式
29.下面结合附图和实施例，对本技术作进一步的详细描述。特别指出的是，以下实施例仅用于说明本技术，但不对本技术的范围进行限定。同样的，以下实施例仅为本技术的部分实施例而非全部实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本技术保护的范围。
30.在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本技术的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
31.请参照图1，图1是本技术实施例提供的芯片封装的截面示意图。本技术实施例提供一种芯片封装100，可包括基板10、第一芯片20、第二芯片30和加强件40。其中，第一芯片20与第二芯片30分别位于基板10的相背两侧表面并电性连接，一方面使得芯片封装100占用的面积更小，有利于电子设备的小型化，另一方面电器连通的通道也更短，有利于降低芯片封装100的功耗、便于芯片封装100的电气控制。加强件40位于基板10的边缘，用于提高基板10的结构强度，防止基板10的边缘翘曲。
32.需要说明的是，本技术中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能
理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本技术的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
33.本实施例中，第一芯片20为逻辑芯片与存储芯片中的一者，第二芯片30为逻辑芯片与存储芯片中的另一者。譬如，第一芯片20可为逻辑芯片，第二芯片30可为存储芯片，第一芯片20通过基板10与第二基板10电性连接，用于实现芯片封装100的系统功能。
34.请一并参照图2，图2是图1所示的芯片封装中区域a的局部放大图。具体地，基板10可包括相背设置的第一表面101和第二表面102，第一芯片20位于第一表面101上，第二芯片30位于第二表面102上并与第一芯片20电性连接。在一实施例中，第一芯片20与第二芯片30中的一者在基板10上的投影位于另一者在基板10上的投影的范围内，以使第一芯片20与第二芯片30尽可能重合，进而减小基板10的尺寸。其他实施例中，第一芯片20可与第二芯片30至少部分重合，以使第一芯片20与第二芯片30能够减小占用基板10面积的同时，实现第一芯片20与第二芯片30的灵活布局。
35.加强件40位于第一表面101和/或第二表面102的边缘，用于约束基板10的内应力，使基板10始终处于平整状态，以预防第一芯片20与第一表面101连接、第二芯片30与第二表面102连接的过程中基板10的内应力发生变化导致的基板10弯折、基板10边缘翘曲等问题。
36.本实施例中，基板10的第一表面101具有多个第一焊盘11，第一芯片20包括对应于多个第一焊盘11的多个第一引脚21，第一引脚21焊接于对应的第一焊盘11上。同样地，基板10的第二表面102上设有多个第二焊盘12，第二芯片30包括对应于多个第二焊盘12的第二引脚31，第二引脚31焊接于对应的第二焊盘12上。本实施例中，芯片封装100可包括一个第二芯片30和第一芯片20，第二芯片30可与第一芯片20对应设置。本实施例中，基板10可为印制电路板(printed circuit board，pcb)。
37.请参照图3和图4，图3是图1所示的芯片封装中又一个实施例的截面示意图，图4是图3所示的芯片封装中区域b的局部放大图。芯片封装100还可包括填充物50，填充物50位于第一芯片20与基板10之间，和/或第二芯片30与基板10之间。可以理解地，第一芯片20通过第一引脚21与基板10的第一焊盘11连接，第一基板10与基板10之间难免存在间隙，既容易进入灰尘、水汽等，又使得第一芯片20受力时易变形，引发第一引脚21与第一焊盘11脱落，影响芯片封装100的可靠性。
38.同样地，第二芯片30通过第二引脚31与基板10的第二焊盘12连接，第二基板10与基板10之间难免存在间隙，既容易进入灰尘、水汽等，又使得第二芯片30受力时易变形，引发第二引脚31与第二焊盘12脱落，影响芯片封装100的可靠性。
39.本实施例中，填充物50可为胶水，在其他实施例中，填充物50还可为可流动的高分子聚合材料，在此不一一列举。
40.在其他实施例中，芯片封装100可包括至少一个的第一芯片20，譬如两个、三个或者更多，两个以上的第一芯片20可分别位于第一表面101上。
41.芯片封装100可包括至少一个的第二芯片30，譬如两个、三个或者更多，两个以上的第二芯片30可分别位于第二表面102上。譬如，芯片封装100可包括一个第一芯片20和两个第二芯片30，两个第二芯片30可同时与第一芯片20电性连接。又譬如，芯片封装100可包括两个第一芯片20和一个第二芯片30，两个第一芯片20可同时与第二芯片30电性连接。又
譬如，芯片封装100可包括两个第一芯片20和两个第二芯片30，两个第一芯片20分别与两个第一芯片20对应设置并电性连接。
42.进一步地，在本实施例中，多个第二焊盘12与多个第一焊盘11一一对应，每个第二焊盘12与对应的第一焊盘11电性连接，使得第一芯片20与第二芯片30电性连接。换言之，第一芯片20与第二芯片30通过基板10中的走线实现电性连接。
43.请继续参照图3和图4，可选地，第一表面101可划分为第一外区1011和第一内区1012，其中第一外区1011呈中空环状，第一内区1012位于第一外区1011范围内并与第一外区1011相接。其中，第一内区1012的形状可为正方形、圆形、正多边形等，对应地，第一外区1011的形状可为矩形框状、圆环形或者正多边形框状，在此不做具体限制。
44.第二表面102可划分为第二外区1021和第二内区1022，其中第二外区1021呈中空环状，第二内区1022位于第二外区1021范围内并与第二外区1021相接。其中，第二内区1022的形状可为正方形、圆形、正多边形等，对应地，第二外区1021的形状可为矩形框状、圆环形或者正多边形框状，在此不做具体限制。
45.其中，第一芯片20位于第一内区1012范围内，第二芯片30位于第二内区1022范围内。加强件40位于第一外区1011和/或第二外区1021范围内，用于约束基板10的内应力，防止基板10边缘在内应力的作用下发生基板10弯折、基板10边缘翘曲的问题。
46.本实施例中，加强件40呈中空环状结构，且加强件40的外环形状对应于基板10的形状，使得加强件40的边缘与基板10的边缘齐平，如此设置，一方面可使基板10的边缘受力均匀，避免基板10的内应力朝向某一个方向集中，影响基板10的可靠性，另一方面可与基板10的尺寸相匹配，既能够保护基板10的边缘，又不增加基板10的面积。
47.在一个具体实施例中，加强件40可位于第一外区1011范围内(也即第一表面101上)，且加强件40的厚度可略大于第一芯片20的厚度，一方面当芯片封装100连接于外接结构譬如主板时，加强件40可保护第一芯片20，避免第一芯片20与外接结构直接接触发生刮擦，另一方面可在不增加芯片封装100厚度的前提下，提高基板10的结构强度。
48.请参照图5，图5是图4所示的芯片封装一个变形的截面示意图。在又一个具体实施例中，加强件40还可位于第二外区1021范围内(也即第二表面102上)，且加强件40的可略大于第二芯片30的厚度，一方面当芯片封装100连接于外接结构譬如主板时，加强件40可保护第二芯片30，避免第二芯片30与外接结构直接接触发生刮擦，另一方面可在不增加芯片封装100厚度的前提下，提高基板10的结构强度。
49.请参照图6，图6是图4所示的芯片封装又一个变形的截面示意图。在另一个具体实施例中，加强件40还可同时位于第一外区1011和第二外区1021范围内，也即加强件40还可同时位于第一表面101和第二表面102上。其中，位于第一外区1011的加强件40的厚度可略大于第一芯片20的厚度，一方面当芯片封装100连接于外接结构譬如主板时，加强件40可保护第一芯片20，避免第一芯片20与外接结构直接接触发生刮擦，另一方面可在不增加芯片封装100厚度的前提下，提高基板10的结构强度。位于第二外区1021的加强件40的厚度可略大于第二芯片30的厚度，一方面当芯片封装100连接于外接结构譬如主板时，加强件40可保护第二芯片30，避免第二芯片30与外接结构直接接触发生刮擦，另一方面可在不增加芯片封装100厚度的前提下，提高基板10的结构强度。
50.可选地，芯片封装100还包括粘接层60，粘接层60位于加强件40与基板10之间，加
强件40可通过粘接层60与基板10连接。本实施例中，粘接层60可为固定胶、双面胶等粘性物质。在其他实施例中，粘接层60还可以是焊层结构，在此不做具体限制。
51.请参照图7至图9，图7是图1所示的芯片封装一个变形的截面示意图，图8是图7所示的芯片封装从第一表面一侧的俯视示意图，图9是图7所示的芯片封装从第二表面一侧的仰视示意图。本实施例中，芯片封装100还可包括间隔件70，间隔件70可位于第一表面101与第二表面102的一者上，加强件40可位于第一表面101与第二表面102的另一者上，其中间隔件70的厚度略大于其所在表面的芯片厚度。具体地，间隔件70可位于第一外区1011或者第二外区1021上，一方面可围设于第一芯片20或者第二芯片30的边缘，用于保护第一芯片20或第二芯片30，另一方面可用于使间隔件70所在表面上的芯片与外接结构间隔设置，避免间隔件70所在表面上的芯片与外接结构直接接触，影响芯片封装100的可靠性。
52.进一步地，间隔件70可为锡球，具体为铜核锡球，锡球通过锡焊的方式固定于基板10上与外接结构上，实现基板10与外接结构的连接。具体地，多个锡球均匀分布于第一外区1011或者第二外区1021上，以使基板10与外界结构的连接受力均匀。
53.本技术实施例提供的芯片封装100，通过在基板10的第一表面101和/或第二表面102的边缘设置加强件40，用于约束基板10的内应力，防止基板10发生弯折、基板10边缘翘曲等问题，进而预防第一芯片20与第二芯片30分别位于基板10相背两侧表面带来的基板10内应力分布不均问题，提高芯片封装100的可靠性。
54.以上所述仅为本技术的部分实施例，并非因此限制本技术的保护范围，凡是利用本技术说明书及附图内容所作的等效装置或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本技术的专利保护范围内。

技术特征：
1.一种芯片封装，其特征在于，包括：基板，包括相背设置的第一表面和第二表面；第一芯片，位于所述第一表面；第二芯片，位于所述第二表面并与所述第一芯片电性连接；以及加强件，位于所述第一表面和/或第二表面的边缘，并与所述第一芯片和/或所述第二芯片间隙设置。2.根据权利要求1所述的芯片封装，其特征在于，所述第一表面上设有多个第一焊盘，所述第一芯片包括对应于多个第一焊盘的多个第一引脚，所述第一引脚焊接于对应的所述第一焊盘上；所述第二表面上设有多个第二焊盘，所述第二芯片包括对应于多个所述第二焊盘的第二引脚，所述第二引脚焊接于对应的所述第二焊盘上。3.根据权利要求2所述的芯片封装，其特征在于，多个第二焊盘与多个所述第一焊盘一一对应，每个所述第二焊盘与对应的所述第一焊盘电性连接，使得所述第一芯片与所述第二芯片电性连接。4.根据权利要求1-3任一项所述的芯片封装，其特征在于，所述加强件呈中空环状结构，所述加强件的外环形状对应于所述基板的形状。5.根据权利要求4所述的芯片封装，其特征在于，在所述加强件位于所述第一表面时，所述加强件的厚度大于所述第一芯片的厚度，和/或在所述加强件位于所述第二表面时，所述加强件的厚度大于所述第二芯片的厚度。6.根据权利要求5所述的芯片封装，其特征在于，所述芯片封装还包括粘结层，所述粘结层位于所述加强件与所述基板之间，使得所述加强件连接于所述基板上。7.根据权利要求4所述的芯片封装，其特征在于，所述芯片封装还包括间隔件，所述间隔件位于所述第一表面与所述第二表面的一者上，所述加强件位于所述第一表面与所述第二表面的另一者上；其中所述间隔件的厚度大于其所在表面的芯片的厚度。8.根据权利要求7所述的芯片封装，其特征在于，所述间隔件为锡球，所述锡球与外接结构焊接连接。9.根据权利要求4所述的芯片封装，其特征在于，所述第一芯片为逻辑芯片与存储芯片中的一者，所述第二芯片为逻辑芯片与存储芯片中的另一者。10.根据权利要求1-2任一项所述的芯片封装，其特征在于，所述芯片封装还包括填充物，所述填充物位于所述第一芯片与所述第一表面之间，和/或所述第二芯片与所述第二表面之间。

技术总结
本申请涉及一种芯片封装。芯片封装包括基板、第一芯片、第二芯片和加强件；基板包括相背设置的第一表面和第二表面，第一芯片位于所述第一表面，第二芯片位于所述第二表面并与所述第一芯片电性连接；加强件位于所述第一表面和/或第二表面的边缘，并与所述第一芯片和/或所述第二芯片间隙设置。通过在基板的第一表面和/或第二表面的边缘设置加强件，用于约束基板的内应力，防止基板发生弯折、基板边缘翘曲等问题，进而预防第一芯片与第二芯片分别位于基板相背两侧表面带来的基板内应力分布不均问题，提高芯片封装的可靠性。提高芯片封装的可靠性。提高芯片封装的可靠性。


技术研发人员：金国庆
受保护的技术使用者：江苏晶凯半导体技术有限公司
技术研发日：2022.12.22
技术公布日：2023/8/13