一种射频芯片检测电路的制作方法

1.本技术涉及芯片测试技术领域，特别涉及一种射频芯片检测电路。


背景技术：

2.一些芯片上设置有射频低噪声放大器，射频低噪声放大器的输入端(radio frequency in，rfin)通常含有隔直电容，例如，如图1所示，图1为射频低噪声放大器对应的电路。当隔直电容c1因为某种缺陷(例如内部回路损坏)而导致隔直电容c1短路，并且在包含隔直电容c1的芯片外部没有额外增加隔直电容时，此时设置有上述射频低噪声放大器的芯片会失效，因此，需要在芯片的量产测试阶段筛选出这种失效芯片。
3.在对具有射频低噪声放大器的芯片进行量产测试的过程中，可以测试射频低噪声放大器的噪声。当射频低噪声放大器对应的电路中的隔直电容短路时，无法得出测试结果，从而筛选出无效芯片。但是由于噪声测试对于环境的要求比较严格(要求屏蔽电磁干扰)，所以这种方案在量产测试中的实现难度和成本较高，无法保证测试结果的准确性。


技术实现要素：

4.为了解决在芯片的量产测试阶段中，筛选失效芯片的问题，本实用新型提供一种射频芯片检测电路；包括：射频芯片，射频芯片具有射频输入口和射频输出口；检测模块，检测模块与射频输入口或者射频输出口并联，并且检测模块包括直流电源和测试器件，其中，直流电源与测试器件串联形成串联电路，串联电路与射频输入口或者射频输出口并联。
5.可选地，直流电源与测试器件串联形成串联电路，串联电路与射频输入口或者射频输出口并联包括：直流电源的第一端接地，直流电源第二端与测试器件的第一端连接；测试器件的第二端与射频输入口或者射频输出口并联。
6.可以理解，本实用新型提及的直流电源的第一端可以为本技术实施例提及直流电压电源p1的a端，直流电源第二端可以为本技术实施例提及的直流电压电源p1的b端；测试器件的第一端可以为本技术实施例提及电阻或电感z1的a端；测试器件的第二端可以为本技术实施例提及电阻或电感z1的b端。
7.可选地，测试器件包括电阻或电感。
8.可选地，直流电源包括直流电压源、直流电流源。
9.可选地，当检测模块与射频输入口并联时，检测模块用于检测与射频输入口串联的隔直电容是否失效；当检测模块与射频输出口并联时，检测模块用于检测与射频输出口串联的隔直电容是否失效。
10.可选地，当检测模块与射频输入口并联，且测试器件未脱落时，直流电源的电压为第一电压，其中，第一电压基于测试器件的电压确定；当检测模块与射频输入口并联，且测试器件脱落时，直流电源的电压为第二电压，其中，第二电压基于开路电压确定。
11.可以理解，本实用新型提及的第一电压可以为本技术实施例提及的os电压；本实用新型提及的第二电压可以为本技术实施例提及的开路ol。
12.可选地，当检测模块与射频输入口并联，且与射频输入口串联的隔直电容未短路时，射频电路的电源电流满足第一预设阈值；当检测模块与射频输入口并联，且与射频输入口串联的隔直电容短路时，射频电路的电源电流满足第二预设阈值；其中，第一预设阈值的下限值大于第二预设阈值的上限值。
13.可选地，当检测模块与射频输出口并联，且测试器件未脱落时，直流电源的电压为第一电压，其中，第一电压基于测试器件的电压确定；当检测模块与射频输出口并联，且测试器件脱落时，直流电源的电压为第二电压，其中，第二电压基于开路电压确定。
14.可选地，当检测模块与射频输出口并联，且与射频输出口串联的隔直电容未短路时，射频电路的电源电流满足第一预设阈值；当检测模块与射频输出口并联，且与射频输出口串联的隔直电容短路时，射频电路的电源电流满足第二预设阈值；其中，第一预设阈值的下限值大于第二预设阈值的上限值。
15.可选地，射频芯片包括射频低噪声放大器、射频功率放大器、射频混频器。
附图说明
16.图1是传统的射频低噪声放大器的示意图；
17.图2根据本技术的实施例，示出了一种射频芯片检测电路的原理图；
18.图3根据本技术的实施例，示出了一种射频芯片检测电路的的示意图；
19.图4根据本技术的实施例，示出了另一种射频芯片检测电路的的示意图；
20.图5根据本技术的实施例，示出了又一种射频芯片检测电路的的示意图；
21.图6根据本技术的一些实施例，示出了一种基于片上系统的电子设备的结构示意图。
具体实施方式
22.为使本实用新型实施例的目的和技术方案更加清楚，下面将结合本实用新型实施例的附图，对本实用新型实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本实用新型的一部分实施例，而不是全部的实施例。基于所描述的本实用新型的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
23.本技术的说明性实施例包括但不限于一种射频芯片检测电路。
24.图1示出了一种射频低噪声放大器对应的电路。如图1所示，该射频芯片电路包括：接口模块、放大模块；接口模块包括：rfin、射频输出口(radio frequency out，rfout)；放大模块包括：第一二极管d1、第二二极管d2、第三二极管d3、第四二极管d4、第一隔直电容c1、第二隔直电容c2、第三隔直电容c3、第一偏置器(bias tee)b1、第二偏置器b2、第一电感l1、第二电感l2、第一三极管q1、第二三极管q2、第一电阻r1、第二电阻r2。
25.其中，rfin连接第一隔直电容c1的上极板，第一隔直电容c1的下极板与第一三极管q1的基极连接；第一三极管q1的发射极与第一电感l1的a端连接，第一电感l1的b端接地；第一三极管q1的集电极与第二三极管q2的发射极连接；第二三极管q2的基极与第二隔直电容c2的上极板、第一电阻r1的b端连接，第二三极管q2的集电极与第三隔直电容c3的上极板、第二电感l2的a端连接，第二隔直电容c2的下极板接地，第二电感l2的b端连接电源电压
vdd；第三隔直电容c3的下极板连接rfout。
26.其中，rfin与第一隔直电容c1之间连接了由第一二极管d1、第二二极管d2串联组成的共极二极管，第一隔直电容c1的下极板、第一三极管q1的基极与电阻r2的a端连接，电阻r2的b端连接了第一偏置器b1；电阻r1的a端连接了第二偏置器b2；第三隔直电容c3的下极板与rfout之间连接了由第三二极管d3、第四二极管d4串联组成的共极二极管；其中，第一二极管d1、第三二极管d3接地。
27.可以理解，在电路中,当要求二极管承受的电压值超过其最高反向工作电压时,一个二极管可能无法满足要求，这时，将两只或两只以上的二极管串联起来代替一只二极管进行使用，例如图1所示的由第一二极管d1、第二二极管d2串联组成的共极二极管，由第三二极管d3、第四二极管d4串联组成的共极二极管,使每只二极管平均分担反向电压,且均不超过其极限值，从而稳定电路电压。
28.当图1中的第一隔直电容c1因为某种缺陷(例如内部回路损坏)而导致第一隔直电容c1短路，并且在包含第一隔直电容c1的芯片外部没有额外增加隔直电容时，此时设置有上述射频低噪声放大器的芯片会失效，因此，需要在芯片的量产测试阶段筛选出这种失效芯片。
29.在一些实施例中，可以通过测量射频低噪声放大器中的散射参数(scatter参数，s参数)筛选失效芯片；其中，s参数描述了电路中传输通道的频域特性，通过s参数，可以分析传输通道的信号是否完整等问题，例如信号是否反射，串扰，损耗等问题，都可以根据s参数中对应的信息确定。
30.具体地，将射频低噪声放大器的射频输入口接入网络分析仪，然后通过网络分析仪测量射频低噪声放大器的s参数，最后，根据测量得到的s参数筛选失效芯片。
31.在上述方案中，虽然理论上可以通过测量得到的s参数筛选失效芯片，但是由于网络分析仪本身具有隔直电容，因此在网络分析仪正常工作的情况下(即网络分析仪中的隔直电容正常工作)，网络分析仪的隔直电容会对测试的射频低噪声放大器中隔直电容是否短路的测试结果产生干扰，因此无法通过测试s参数来筛选此类失效芯片。
32.为解决上述问题，本技术实施例提供一种射频芯片检测电路，通过在射频芯片的出口或者入口处并联检测模块，以判断射频芯片是否失效。例如，图2示出了一种射频芯片检测电路，该射频芯片检测电路包括射频芯片、检测模块，射频芯片包括放大模块、接口模块；检测模块与接口模块中的射频输入口和/或射频输出口并联，射频输入口的输出端与放大模块的输入端相连，放大模块的输出端与射频输出口的输入端连接。
33.其中，检测模块包括电阻或电感，检测模块的一端接地，另一端与射频输入口和/或射频输出口并联；放大模块包括隔直电容。
34.可以理解，本技术实施例提及的接口模块可以为本技术实施例提及的射频输入口和/或者射频输出口。
35.具体地，检测该射频芯片是否失效的原理如下：
36.当隔直电容没有短路时，与射频输入口/射频输出口并联的电阻或电感会使放大模块中电源端vdd的电流满足第一预设阈值(单位：ua)；当隔直电容短路时，与射频输入口和/或射频输出口并联的电阻或电感会使放大模块中vdd的电流满足第二预设阈值，从而筛选出失效芯片。其中，第一预设阈值的下限值大于第二预设阈值的上限值；例如：第一预设
阈值为(1000，10000)，第二预设阈值为(0，999)。
37.在本技术实施例中，将电阻或电感并联到射频输入口/射频输出口，可以检测射频芯片中隔直电容是否失效，实现了检测射频芯片是否失效的目的，并且检测的过程对外部环境没有特殊要求，操作简便。
38.可以理解，当检测模块与射频输入口并联时，检测模块用于检测与射频输入口串联的隔直电容是否失效；当检测模块与射频输出口并联时，检测模块用于检测与射频输出口串联的隔直电容是否失效。
39.例如，如图3所示，图3示出了在射频输入口并联检测模块的电路图。检测模块包括电阻或电感z1，射频芯片包括接口模块与放大模块，接口模块与放大模块包括的电器元件如前所述，在此不再赘述。其中，电阻或电感z1的a端接地，b端并联至rfin。rfin的输出端连接第一隔直电容c1的上极板，第一隔直电容c1的下极板与第一三极管q1的基极连接；第一三极管q1的发射极与第一电感l1的a端连接，第一电感l1的b端接地；第一三极管q1的集电极与第二三极管q2的发射极连接；第二三极管q2的基极与第二隔直电容c2的上极板、第一电阻r1的b端连接，第二三极管q2的集电极与第三隔直电容c3的上极板、第二电感l2的a端连接，第二隔直电容c2的下极板接地，第二电感l2的b端连接vdd；第三隔直电容c3的下极板连接rfout。
40.其中，rfin与第一隔直电容c1之间连接了由第一二极管d1、第二二极管d2串联组成的共极二极管，第一隔直电容c1的下极板、第一三极管q1的基极与电阻r2的a端连接，电阻r2的b端连接了第一偏置器b1；第一电阻r1的a端连接了第二偏置器b2；第三隔直电容c3的下极板与rfout之间连接了由第三二极管d3、第四二极管d4串联组成的共极二极管；其中，第一二极管d1、第三二极管d3接地。
41.当第一隔直电容c1没有短路时，此时第一隔直电容c1导通，rfin的输出端输出射频电流后，射频电流从隔直电容c1的上极板流入，从隔直电容c1的下极板流向第一三极管q1的基极，然后从第一三极管q1的集电极流向第二三极管q2的发射极，从第二三极管q2的集电极流向电感l2的a端、第三隔直电容c3的上极板，从电感l2的b端流向电源端vdd，从第三隔直电容c3的下极板流向rfout；由于电阻或电感z1与rfin并联，因此射频电流还会流入电阻或电感z1，此时流经放大模块中电源端vdd的电流满足第一预设阈值。
42.当隔直电容c1短路时，此时隔直电容相当于导线，与rfin并联的电阻或电感z1会使流经放大模块中vdd的电流满足第二预设阈值，从而筛选出失效芯片。
43.然而这种方案在实际的量产测试过程中，与rfin并联的电阻或电感z1经过一段时间的测试后可能会自动脱落，脱落之后就相当于与rfin并联的电阻或电感z1断路，此时即便有第一隔直电容c1短路的情况发生，测量得到vdd的电流仍然满足第一预设阈值，无法筛选出失效芯片。
44.为了避免这种情况的发生，在本技术另外一些实施例中，公开了另外一种射频芯片检测电路。在该射频芯片检测电路中，检测模块中除了具有电阻或者电感元件，还加入了直流电源。由于直流电源在电阻或电感元件脱落与未脱落时的电压值不同，因此可以通过检测直流电源的电压判断电阻或电感元件是否脱落；其中，直流电源包括直流电压源、直流电流源。
45.具体地，图4示出了一种射频芯片检测电路，该射频芯片检测电路包括的检测模块
包括直流电压电源p1。如图4所示，可以在与rfin并联的电阻或电感z1的a端连接直流电压电源p1的b端。其中，直流电压电源p1的b端与电阻或电感z1的a端连接，直流电压电源p1的a端接地；其中直流电压电源p1的电流与电压是可调节的。
46.可以理解，在第一隔直电容c1正常、电阻或电感z1未脱落的情况下，由于射频芯片检测电路中有第一二极管d1的存在，因此当抽取直流电压电源p1的部分电流后，重新测量得到的直流电压电源p1的电压是os电压，其中，os电压＝二极管d1的导通电压+电阻或电感z1的压降；如果电阻或电感z1脱落，那么测量到直流电压电源p1的电压为开路ol(即开路电压)。其中，抽取的直流电压电源p1的部分电流的数值可以根据实际需求进行设置，本技术实施例对此不做具体限定。
47.因此，在本技术实施例中，通过将与rfin并联的电阻或电感z1的a端连接直流电压电源p1的b端，直流电压电源p1的a端接地，抽取直流电压电源p1的部分电流后测量直流电压电源p1的电压，可以检测出电阻或电感z1是否脱落。本技术实施例的检测模块也可并联在任何包括隔直电容的射频口。本技术实施例对放大模块的类型不作具体限制。
48.可以理解，在本技术实施例中，由于检测模块与射频输入口并联，因此检测模块用于检测与射频输入口串联的第一隔直电容c1是否失效。
49.下面基于图4所示的电路介绍检测射频芯片是否失效的原理。
50.可以理解，本技术实施例提供的射频芯片检测电路具有对应的测试程序，测试程序可以控制射频芯片检测电路先调整直流电压电源p1的电流值，再调节直流电压电源p1的电压以确定射频芯片是否失效。
51.具体地，基于测试程序调节直流电压电源p1的电流，当测量得到的直流电压电源p1的电压等于开路电压时，代表电阻或电感z1脱落，此时检测射频芯片的量产测试产线发出提示消息，例如“滴滴滴”的声音提示工作人员，以便工作人员前来查看电路；当测量得到的直流电压电源p1的电压不等于开路电压时，即电阻或电感z1没有脱落，此时可以基于测试程序将直流电压电源p1的电压设为0v，若流经vdd的电流满足第一预设阈值，则确定第一隔直电容c1没有短路，芯片正常；若流经vdd的电流不满足第一预设阈值，则确定第一隔直电容c1短路，芯片失效；其中，第一预设阈值可以根据实际需求进行设置，例如：设置第一预设阈值为(1000，10000)(单位：ua)。
52.可以理解，当测量得到的直流电压电源p1的电压等于开路电压时，代表电阻或电感z1脱落，在这种情况下，正常芯片也会被筛选出来，如果正常芯片被确定为失效芯片的次数比较多，量产测试正确率就会下降，因此，当测量得到的直流电压电源p1的电压等于开路电压时，检测射频芯片的量产测试产线就会发出提示信息，例如“滴滴滴”的声音提示工作人员，以使工作人员人为检查电阻或电感z1是否脱落，避免筛选出过多的正常芯片。
53.可以理解，在实际操作中可以将待检测芯片置于用于量产测试的边缘虚拟桥(edge virtual bridging，evb)，以使待检测芯片的rfin端并联电器元件z1，电器元件z1的a端与直流电压电源p1的正极连接，直流电压电源p1的负极接地。
54.本技术实施例提供的射频芯片检测电路只需要修改用于量产测试的evb和测试程序即可，不需要复杂的设备和环境，所以实现起来简单方便，并且由于在芯片检测的过程中可以根据直流电压电源p1的电压确定电器元件z1是否脱落，因此，本技术实施例提供的射频芯片检测电路不仅简单方便，还不会遗漏失效的芯片，保证了检测的正确率。
55.下面对本技术另一实施例提供的射频芯片检测电路进行详细说明。图5示出了射频芯片检测电路的结构示意图。与图4所示的射频芯片检测电路相比，本技术实施例中的检测模块与射频芯片的rfout并联。
56.可以理解，由于电阻或电感元件与射频芯片的rfout并联，因此在本技术实施例中通过检测模块检测与rfout串联的第三隔直电容c3是否失效，在第三隔直电容c3正常与失效时，vdd的电流值不同；由于直流电源在电阻或电感元件脱落与未脱落时的电压值不同，因此可以通过检测直流电源的电压判断电阻或电感元件是否脱落。
57.如图5所示，射频芯片检测电路包括接口模块、检测模块、放大模块，接口模块包括射频输入口、射频输出口；检测模块与射频输出口并联，射频输入口的输出端与放大模块的输入端相连，放大模块的输出端与射频输出口的输入端连接。其中，检测模块包括电阻或电感z1、直流电压电源p1，检测模块的一端接地，另一端与射频输出口并联；放大模块包括的电器元件如前所述，在此不再赘述。
58.具体地，rfin的输出端连接第一隔直电容c1的上极板，第一隔直电容c1的下极板与第一三极管q1的基极连接；第一三极管q1的发射极与第一电感l1的a端连接，第一电感l1的b端接地；第一三极管q1的集电极与第二三极管q2的发射极连接；第二三极管q2的基极与第二隔直电容c2的上极板、第一电阻r1的b端连接，第二三极管q2的集电极与第三隔直电容c3的上极板、第二电感l2的a端连接，第二隔直电容c2的下极板接地，第二电感l2的b端连接vdd；第三隔直电容c3的下极板连接rfout；rfout并联电阻或电感z1的b端，电阻或电感z1的a端连接直流电压电源p1的b端，直流电压电源p1的a端接地。
59.其中，rfin与第一隔直电容c1之间连接了由第一二极管d1、第二二极管d2串联组成的共极二极管，第一隔直电容c1的下极板、第一三极管q1的基极与电阻r2的a端连接，电阻r2的b端连接了第一偏置器b1；第一电阻r1连接了第二偏置器b2；第三隔直电容c3的下极板与rfout之间连接了由第三二极管d3、第四二极管d4串联组成的共极二极管；其中，第一二极管d1、第三二极管d3接地。
60.可以理解，在电路中,当要求二极管承受的电压值超过其最高反向工作电压时,一个二极管可能无法满足要求，这时，将两只或两只以上的二极管串联起来代替一只二极管进行使用，例如图5所示的由第一二极管d1、第二二极管d2串联组成的共极二极管，由第三二极管d3、第四二极管d4串联组成的共极二极管,使每只二极管平均分担反向电压,且均不超过其极限值，从而稳定电路电压。
61.可以理解，在第三隔直电容c3正常、电阻或电感z1未脱落的情况下，由于射频芯片检测电路中有第三二极管d3的存在，因此当抽取直流电压电源p1的部分电流后，重新测量得到的直流电压电源p1的电压是os电压，其中，os电压＝二极管d3的导通电压+电阻或电感z1的压降；如果电阻或电感z1脱落，那么测量到直流电压电源p1的电压为开路ol(即开路电压)。其中，抽取的直流电压电源p1的部分电流的数值可以根据实际需求进行设置，本技术实施例对此不做具体限定。
62.由此，通过在rfout并联电阻或电感z1，电阻或电感z1连接直流电压电源p1的a端，直流电压电源p1的b端接地，实现了检测电阻或电感z1是否脱落，避免了漏检或错检的情况。
63.当第三隔直电容c3没有短路时，此时第三隔直电容c3导通，rfin的输出端输出射
频电流后，射频电流从隔直电容c1的上极板流入，从隔直电容c1的下极板流向第一三极管q1的基极，然后从第一三极管q1的集电极流向第二三极管q2的发射极，从第二三极管q2的集电极流向电感l2的a端、第三隔直电容c3的上极板，从电感l2的b端流向vdd，从第三隔直电容c3的下极板流向rfout；由于电阻或电感z1与rfin并联，因此射频电流还会流入电阻或电感z1，此时流经放大模块中vdd的电流满足第一预设阈值。
64.当隔直电容c1短路时，此时隔直电容相当于导线，与rfin并联的电阻或电感z1会使流经放大模块中vdd的电流满足第二预设阈值，从而筛选出失效芯片。其中，第一预设阈值的下限值大于第二预设阈值的上限值；例如：第一预设阈值为(1000，10000)，第二预设阈值为(0，999)(单位：ua)。
65.在本技术实施例中，将电阻或电感并联到射频输出口，实现了检测射频芯片是否失效的目的，并且检测的过程对外部环境没有特殊要求，操作简便。
66.可以理解，本技术实施例提供的射频芯片检测电路具有对应的测试程序，测试程序可以控制射频芯片检测电路先调整直流电压电源p1的电流值，再调节直流电压电源p1的电压以确定射频芯片检测电路对应的芯片是否失效。
67.具体地，射频芯片检测电路基于测试程序调节直流电压电源p1的电流，当测量得到的直流电压电源p1的电压等于开路电压时，代表电阻或电感z1脱落，此时检测射频芯片的量产测试产线发出提示消息，例如“滴滴滴”的声音提示工作人员，以便工作人员前来查看电路；当测量得到的直流电压电源p1的电压不等于开路电压时，即电阻或电感z1没有脱落，此时可以基于测试程序将直流电压电源p1的电压设为0v，若流经vdd的电流满足第一预设阈值，则确定第三隔直电容c3没有短路，芯片正常；若流经vdd的电流不满足第一预设阈值，则确定第三隔直电容c3短路，芯片失效；其中，第一预设阈值可以根据实际需求进行设置，例如：设置第一预设阈值为(1000，10000)(单位：ua)。
68.可以理解，当测量得到的直流电压电源p1的电压等于开路电压时，代表电阻或电感z1脱落，在这种情况下，正常芯片也会被筛选出来，如果正常芯片被确定为失效芯片的次数比较多，量产测试正确率就会下降，因此，当测量得到的直流电压电源p1的电压等于开路电压时，检测射频芯片的量产测试产线就会发出提示信息，例如“滴滴滴”的声音提示工作人员，以使工作人员人为检查电阻或电感z1是否脱落，避免筛选出过多的正常芯片。
69.可以理解，在实际操作中可以将待检测芯片置于用于量产测试的边缘虚拟桥evb，以使待检测芯片的rfout端并联电器元件z1，电器元件z1的b端与直流电压电源p1的a端连接，直流电压电源p1的b端接地。
70.本技术实施例提供的射频芯片检测电路只需要修改用于量产测试的evb和测试程序即可，不需要复杂的设备和环境，所以实现起来简单方便，并且由于在芯片检测的过程中根据直流电压电源p1的电压确定了电器元件z1是否脱落，因此，本技术实施例提供的射频芯片检测电路不仅简单方便，还不会漏掉失效的芯片，保证了检测的正确率。
71.根据本技术的实施例，图6示出了一种基于片上系统(system on chip，soc)的电子设备1300的框图。在图6中，相似的部件具有同样的附图标记。另外，虚线框是更先进的soc的可选特征。在图6中，电子设备1300包括：互连单元1350，其被耦合至应用处理器1315；系统代理单元1370；总线控制器单元1380；集成存储器控制器单元1340；一组或一个或多个协处理器1320，其可包括集成图形逻辑、图像处理器、音频处理器和视频处理器；静态随机
存取存储器(sram)单元1330；直接存储器存取(dma)单元1360。在一个实施例中，协处理器1320包括专用处理器，诸如例如网络或通信处理器、压缩引擎、gpgpu、高吞吐量mic处理器、或嵌入式处理器等等。应用处理器1315以及协处理器1320可以配置为检测射频电路。
72.本技术公开的机制的各实施例可以被实现在硬件、软件、固件或这些实现方法的组合中。本技术的实施例可实现为在可编程系统上执行的计算机程序或程序代码，该可编程系统包括至少一个处理器、存储系统(包括易失性和非易失性存储器和/或存储元件)、至少一个输入设备以及至少一个输出设备。
73.可将程序代码应用于输入指令，以执行本技术描述的各功能并生成输出信息。可以按已知方式将输出信息应用于一个或多个输出设备。为了本技术的目的，处理系统包括具有诸如例如数字信号处理器(dsp)、微控制器、专用集成电路(asic)或微处理器之类的处理器的任何系统。
74.程序代码可以用高级程序化语言或面向对象的编程语言来实现，以便与处理系统通信。在需要时，也可用汇编语言或机器语言来实现程序代码。事实上，本技术中描述的机制不限于任何特定编程语言的范围。在任一情形下，该语言可以是编译语言或解释语言。
75.上面结合附图对本实用新型的实施例做了详细说明，但本实用新型并不限于上述实施例，在本领域普通技术人员所具备的知识范围内，在不脱离本实用新型宗旨和精神的前提下做出的各种变化，均应归属于本实用新型专利的涵盖范围。
76.在附图中，可以以特定布置和/或顺序示出一些结构或方法特征。然而，应该理解，可能不需要这样的特定布置和/或排序。而是，在一些实施例中，这些特征可以以不同于说明性附图中所示的方式和/或顺序来布置。另外，在特定图中包括结构或方法特征并不意味着暗示在所有实施例中都需要这样的特征，并且在一些实施例中，可以不包括这些特征或者可以与其他特征组合。
77.需要说明的是，在本实用新型的示例和说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
78.虽然通过参照本技术的某些优选实施例，已经对本技术进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本技术的精神和范围。

技术特征：
1.一种射频芯片检测电路，其特征在于，包括：射频芯片，所述射频芯片具有射频输入口和射频输出口；检测模块，所述检测模块与所述射频输入口或者所述射频输出口并联，并且所述检测模块包括直流电源和测试器件，其中，所述直流电源与所述测试器件串联形成串联电路，所述串联电路与所述射频输入口或者所述射频输出口并联；所述直流电源与所述测试器件串联形成串联电路，所述串联电路与所述射频输入口或者所述射频输出口并联，包括：所述直流电源的第一端接地，所述直流电源第二端与所述测试器件的第一端连接；所述测试器件的第二端与所述射频输入口或者所述射频输出口并联。2.根据权利要求1所述的射频芯片检测电路，其特征在于，所述测试器件包括电阻或电感。3.根据权利要求1所述的射频芯片检测电路，其特征在于，所述直流电源包括直流电压源、直流电流源。4.根据权利要求1所述的射频芯片检测电路，其特征在于，当所述检测模块与所述射频输入口并联时，所述检测模块用于检测与所述射频输入口串联的隔直电容是否失效；当所述检测模块与所述射频输出口并联时，所述检测模块用于检测与所述射频输出口串联的隔直电容是否失效。5.根据权利要求1-4任一项所述的射频芯片检测电路，其特征在于，当所述检测模块与所述射频输入口并联，且所述测试器件未脱落时，所述直流电源的电压为第一电压，其中，所述第一电压基于所述测试器件的电压确定；当所述检测模块与所述射频输入口并联，且所述测试器件脱落时，所述直流电源的电压为第二电压，其中，所述第二电压基于开路电压确定。6.根据权利要求1-4任一项所述的射频芯片检测电路，其特征在于，所述射频芯片包括放大模块，其中，所述放大模块包括隔直电容；当所述检测模块与所述射频输入口并联，且与所述射频输入口串联的隔直电容未短路时，所述放大模块中电源端的电流满足第一预设阈值；当所述检测模块与所述射频输入口并联，且与所述射频输入口串联的隔直电容短路时，所述放大模块中电源端的电流满足第二预设阈值；其中，所述第一预设阈值的下限值大于所述第二预设阈值的上限值。7.根据权利要求1所述的射频芯片检测电路，其特征在于，当所述检测模块与所述射频输出口并联，且所述测试器件未脱落时，所述直流电源的电压为第一电压，其中，所述第一电压基于所述测试器件的电压确定；当所述检测模块与所述射频输出口并联，且所述测试器件脱落时，所述直流电源的电压为第二电压，其中，所述第二电压基于开路电压确定。8.根据权利要求1所述的射频芯片检测电路，其特征在于，所述射频芯片包括放大模块，其中，所述放大模块包括隔直电容；当所述检测模块与所述射频输出口并联，且与所述射频输出口串联的隔直电容未短路时，所述放大模块中电源端的电流满足第一预设阈值；
当所述检测模块与所述射频输出口并联，且与所述射频输出口串联的隔直电容短路时，所述放大模块中电源端的电流满足第二预设阈值；其中，所述第一预设阈值的下限值大于所述第二预设阈值的上限值。9.根据权利要求1至4和7至8任一项所述的射频芯片检测电路，其特征在于，所述射频芯片包括射频低噪声放大器、射频功率放大器、射频混频器。

技术总结
本实用新型涉及芯片测试技术领域，特别涉及一种射频芯片检测电路。本实用新型的射频芯片检测电路包括射频芯片、检测模块；其中，射频芯片具有射频输入口和射频输出口；检测模块与射频输入口或者射频输出口并联，并且检测模块包括直流电源和测试器件，其中，直流电源和测试器件串联形成串联电路，串联电路与射频输入口或者射频输出口并联。本实用新型的射频芯片检测电路，实现了检测射频芯片是否失效的目的，避免了漏检的情况发生。避免了漏检的情况发生。避免了漏检的情况发生。


技术研发人员：游晓东 何永强 方雨丽
受保护的技术使用者：上海艾为电子技术股份有限公司
技术研发日：2022.12.15
技术公布日：2023/8/13