一种高速并行定时同步快速收敛方法

1.本发明涉及数字通信系统高速定时同步的技术领域，具体而言，涉及一种高速并行定时同步快速收敛方法。


背景技术：

2.在数字通信系统中，在接收端和发送端产生本地的时钟不同导致两者的时钟频率存在一定的偏差，如果不对接收端采样时钟进行同步处理直接进行采样，会导致接收端的误码率性能急剧下降，因此需要在接收端恢复出与发端同步的采样时钟才能获得最佳的采样判决时刻。
3.定时同步从已接收数据中提取定时误差，调整本地采样时钟相位，确保在最佳采样位置获得采样结果，按照实现结构可分为前馈型开环结构和反馈型闭环结构。
4.前馈型开环结构通过非线性定时估计算法得到定时偏差的无偏估计，然后利用内插滤波器对接收信号进行重复采样恢复出最佳判决时刻，经典的前馈估计算法有o&m算法等。
5.而反馈闭环结构根据定时估计得到的定时误差方向不断迭代直至收敛，经典的反馈定时估计算法多为garnder及其改进算法，由基于garnder算法的定时恢复环路由内插滤波器、garnder定时估计器、环路滤波器、数控振荡器组成。
6.数字通信对数据传输率的要求越来越高，若用传统串行结构实现定时同步法，则会受硬件处理速度的影响而无法实现，因此，对于高速数字解调器，一般采用并行处理结构。
7.频域定时校正的方法需要数据在频域和时域之间转换，会消耗大量的乘法器。在高速解调中，符号速率往往非常高，因此对定时误差估计及校准的并行结构实现结构的研究也是其发展趋势。
8.高阶调制及其低滚降因子系数成型作为提高系统频带利用率及其数据传输速率的两种方式被广泛应用于高速调制解调系统，但是当o&m算法和gardner算法应用于上述系统时定时误差抖动太大导致定时同步性能恶化，且o&m算法每个调制符号至少需要4个采样点，这对中频adc的采样率提出了更高的要求；算法在估计过程中还存在指数、取幅值等运算，这无疑增加了算法的硬件设计复杂度；gardner算法每个符号周期需要两个采样点，通过不断迭代收敛，具有实现简单、定时精度高等优点，但是环路需要一定的时间进行收敛，不适用于突发系统。


技术实现要素：

9.本发明的目的在于：基于现有技术的不足，提供一种引入频域均衡滤波，对信号的不同调制方式有很好的适应性，可以较大地提高算法的抗自噪声性能的高速并行定时同步快速收敛方法。
10.本发明的技术方案是：提供了一种高速并行定时同步快速收敛方法，该方法包括：
11.s1、使用adc采样射频发射器的i和q时域信号数据，并将采样到的数据发送至fifo中进行缓存；
12.s2、移位寄存器读取fifo中的数据得到l个点数据xi(n)；nco模块发出控制信号m控制移位寄存器读出fifo数据，移位寄存器将读出的fifo数据进行fft变换到频域生成频域数据xi(k)，0≤k≤l-1；
13.s3、对变换到频域后生成的频域数据xi(k)进行匹配滤波和均衡滤波，得到滤波后的数据；
14.s4、再对匹配滤波器响应输出yi(k)乘以旋转因子δ完成相偏调整，得到定时纠正调整后的数据输出序列zi(k)；
15.s5、得到误差估计之后送入环路滤波滤除误差值的高频分量，在nco模块中产生控制fifo读取的控制信号m和误差估计值；
16.其中，步骤s3中频域数据xi(k)从中位数处均分为两半并乘以旋转因子δ，前半数据生成频域响应系数h(k)，后半数据生成频域响应系数w(k)；将频域响应系数h(k)与频域数据xi(k)相乘进行匹配滤波，得到滤波器响应频域输出fi(k)；将频域响应系数w(k)与频域数据di(k)相乘进行均衡滤波，得到滤波器响应频域输出di(k)；通过匹配滤波频域输出fi(k)和均衡滤波频域输出di(k)相减得到误差估计值ei(k)，再采用最小均方差方法做加权迭代，将最小均方差收敛到最小后，将此时的响应频域输出fi(k)作为匹配滤波序列yi(k)输出。
17.上述任一项技术方案中，进一步地，控制信号m中包含变量w，w表示定时相位跟踪值是否超过一个符号周期，控制信号m的控制方法包括：
18.当w＝1时，控制fifo删除一个采样点，将该时刻的数据xi(1)～xi(n1)与i+1时刻数据x
i+1
(1)构成当前输出，其中n1为fifo中并行数据的路数；
19.当w＝0时，控制fifo数据正常读出，将该时刻的数据xi(1)～xi(n1)构成当前输出；
20.当w＝-1时，控制fifo将上一时刻的数据保持一个时钟，将该时刻的数据xi(1)～xi(n
1-1)构成当前输出。
21.上述任一项技术方案中，进一步地，步骤s4中，对定时纠正后的输出序列响应zi(k)做l点ifft变换得到zi(n)，对匹配滤波序列yi(k)做l点ifft变换得到yi(n)，做数据下采样后将下采样的结果作为gardner定时误差估计的输入，根据gardner算法，对zi(n)中并行的n1路做定时误差估计，得到定时误差估计值ε，ε＝re{yi(n-1/2)[yi(n-1)-yi(n)]}。
[0022]
上述任一项技术方案中，进一步地，步骤s5对定时误差估计值ε进行环路滤波处理，步骤包括：
[0023]
通过得到的定时误差估计值ε与环路滤波器的比例系数k
p
相乘得到比例支路α
p
，定时误差估计值ε与积分系数ki相乘得到积分支路信号βi，并将积分支路信号βi与其延迟一拍的数相加得到积分累加输出β，最终将定时误差估计值ε经环路滤波后的输出结果lpf作为滤波器环路输出信号，lpf＝α
p
+β；对环路滤波器的输出信号进行累加，得到控制信号m控制fifo数据的读取以及定时相偏纠正旋转因子δ在步骤s2-s4中循环，δ＝e-2jπlk/l
。
[0024]
上述任一项技术方案中，进一步地，定时相偏的步骤包括：
[0025]
ε
′n＝εn+lpf，
[0026][0027]
其中，εn是归一化定时相位跟踪值，ε
′n是定时相位累加值；
[0028]
根据得到的定时相偏纠正旋转因子δ对匹配滤波器的输出序列yi(k)进行相乘得到序列gi(k)，gi(k)＝yi(k)e-j2πkδ/l
；对经过相位调整的gi(k)序列做ifft反变换得到序列gi(n)，作为定时恢复输出。
[0029]
本发明的有益效果是：
[0030]
本发明中的技术方案公开了将频域均衡算法和gardner算法相结合的联合定时同步算法，该算法在aprx并行架构基础上优化了均衡算法，利用均衡器估计的频率响应对环路做频域误差补偿，实现一次环路同步进行两次定时估计处理，提高了定时同步收敛速度。
附图说明
[0031]
本发明的上述和附加方面的优点在结合下面附图对实施例的描述中将变得明显和容易理解，其中：
[0032]
图1是根据本发明的一个实施例的高速并行定时同步快速收敛方法的运行步骤流程图；
[0033]
图2是根据本发明的一个实施例的高速并行定时同步快速收敛方法的电路结构示意图；
[0034]
图3是根据本发明的一个实施例的高速并行定时同步快速收敛方法的仿真图；
[0035]
图4是根据本发明的一个实施例的高速并行定时同步快速收敛方法的在64apsk调制下联合定时同步结构与并行gardner算法的ber曲线图。
具体实施方式
[0036]
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本发明的实施例及实施例中的特征可以相互结合。
[0037]
在下面的描述中，阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
[0038]
快速傅里叶变换，即利用计算机计算离散傅里叶变换的高效、快速计算方法的统称，简称fft；另外，快速傅里叶逆变换简称为ifft。
[0039]
如图1和图2所示，本实施例提供了一种高速并行定时同步快速收敛方法，该方法包括：
[0040]
s1、使用adc采样射频发射器的共n1路的i和q时域信号数据，并将采样到的数据发送至fifo中进行缓存；其中n1为大于1的正整数，在本实施例中n1＝16。
[0041]
s2、移位寄存器读取fifo中的数据进行重采样，得到l个点数据xi(n)；nco模块发出控制信号m控制移位寄存器读出重采样数据，移位寄存器将读出的重采样数据进行fft变换到频域生成频域数据xi(k)：
[0042][0043]
其中，重采样应用了现有技术中重叠保留法的原理，每一路数据重叠复用其他路的共n
1-1路数据，将每一路数据视为重叠保留法中的每一个子段数据，可以加快无限长序列的fft变换速度；为满足重叠保留法的基本原则，即所有子段两两之间都至少有n
1-1个数据重叠，在每一路数据的后面中添加剩余n
1-1路的所有数据，每一路数据虽然均重叠但顺序不同，共得到l个点数据xi(n)，于是匹配滤波器的阶数n2＝l-(n
1-1)；在后续ifft处理过程中将前l-n1个点数据作为混叠部分去除，保留后n1个点输出。
[0044]
控制信号m中包含变量w，w表示定时相位跟踪值是否超过一个符号周期，控制信号m的控制方法包括：
[0045]
当w＝1时，控制fifo删除一个采样点，将该时刻的数据xi(1)～xi(n1)与i+1时刻数据x
i+1
(1)构成当前输出。
[0046]
当w＝0时，控制fifo数据正常读出，将该时刻的数据xi(1)～xi(n1)构成当前输出。
[0047]
当w＝-1时，控制fifo将上一时刻的数据保持一个时钟，将该时刻的数据xi(1)～xi(n
1-1)构成当前输出。
[0048]
s3、对变换到频域后生成的频域数据xi(k)进行匹配滤波和均衡滤波，得到滤波后的数据。
[0049]
具体地，进行匹配滤波前先取滤波器系数存储模块的前l/2点数据序列长度的序列hi(n)，序列hi(n)做l/2点的fft变换得到滤波器的频域响应系数h(k)，h(k)＝hi(n)e-2jπlk/l
，将频域响应系数h(k)与频域数据xi(k)相乘进行匹配滤波，得到滤波器响应频域输出gi(k)，由于响应频域输出gi(k)具有共轭对称性，所以只计算一半的点即可。
[0050]
再取滤波器系数存储模块的后l/2点数据序列长度的序列wi(n)，序列wi(n)做l/2点的fft变换得到滤波器的频域响应系数w(k)，w(k)＝wi(n)e-2jπlk/l
，将频域响应系数w(k)与频域数据xi(k)相乘进行均衡滤波，得到滤波器响应频域输出di(k)。
[0051]
通过匹配滤波频域输出gi(k)和均衡滤波频域输出di(k)相减得到误差估计值ei(k)，再采用最小均方差方法做加权迭代，将最小均方差收敛到最小后，将此时的响应频域输出gi(k)作为匹配滤波序列yi(k)输出。
[0052]
本实施例利用频域滤波器系数共轭对称的特点，将匹配滤波器和均衡滤波器的系数序列均分设置成等长，在一次fft序列输入计算得到两个模块的计算结果，利用均衡滤波器的频率响应补偿，在一次迭代计算中能够进行两次定时误差估计，提升了环路收敛速度。
[0053]
s4、再对匹配滤波器响应输出yi(k)乘以旋转因子δ完成相偏调整，得到定时纠正调整后的数据输出序列zi(k)。
[0054]
对定时纠正后的输出序列响应zi(k)做l点ifft变换得到zi(n)，对匹配滤波序列yi(k)做l点ifft变换得到yi(n)，取其中n1路做数据下采样，将下采样的结果作为gardner定时误差估计的输入，根据gardner算法，对zi(n)中并行的n1路做定时误差估计，得到定时误差估计值ε，ε＝re{yi(n-1/2)[yi(n-1)-yi(n)]}。
[0055]
s5、得到误差估计之后送入环路滤波滤除误差值的高频分量，在nco模块中产生控制fifo读取的控制信号m和误差估计值。
[0056]
具体地，对步骤s4得到的定时误差估计值ε进行环路滤波处理，通过得到的定时误差估计值ε与环路滤波器的比例系数k
p
相乘得到比例支路α
p
，定时误差估计值ε与积分系数ki
目乘得到积分支路信号βi，并将积分支路信号βi与其延迟一拍的数相加得到积分累加输出β，最终将定时误差估计值ε经环路滤波后的输出结果lpf作为滤波器环路输出信号，lpf＝α
p
+β；对环路滤波器的输出信号进行累加，得到控制信号m控制fifo数据的读取以及定时相偏纠正旋转因子δ在上述步骤中循环，δ＝e-2jπlk/l
。
[0057]
本实施例中，定时相偏校正算法包括：
[0058]
ε
′n＝εn+lpf，
[0059][0060]
其中，εn是归一化定时相位跟踪值，ε
′n是定时相位累加值。
[0061]
根据得到的定时相偏纠正旋转因子δ对匹配滤波器的输出序列yi(k)进行相乘得到序列gi(k)，gi(k)＝yi(k)e-j2πkδ/l
；对经过相位调整的gi(k)序列做ifft反变换得到序列gi(n)，取其中n1路时域数据作为定时恢复输出。
[0062]
在本发明的另一个实施例中，利用mtlab搭建仿真模型，对本发明提供的高速并行定时同步快速收敛方法进行仿真，具体如下：
[0063]
仿真参数：数据调制方式为16apsk调制，升余弦匹配滤波器的滚降因子为0.2，阶数为241阶，并行路数n1为16，l＝256。
[0064]
如图3所示，横坐标为估计块，纵坐标为定时误差值，本发明提供的快速收敛方法在在一次定时同步环路计算中进行两次误差调整，经过150个点的计算误差值就能够收敛，而gardner反馈结构算法在并行定时环路中，需要到200点左右数据才能收敛，本发明提供的快速收敛方法收敛速度明显快于gardner定时估计算法。
[0065]
如图4所示，对比本方案的快速收敛方法与现有技术中并行gardner算法的收敛方法的ber曲线可以看出，当信噪比较低时，定时估计算法的性能主要受到高斯白噪声的影响，两者的ber曲线基本重合；当信噪比较高时，定时估计算法的性能主要由自身的噪声引起，现有的并行gardner算法受自噪声的现象影响导致ber性能降低，而本方案增加频域均衡滤波能够有效消除自噪声引起的定时抖动，从而改善ber性能。
[0066]
综上所述，本发明提出了一种高速并行定时同步快速收敛方法，包括：
[0067]
s1、使用adc采样射频发射器i和q时域信号数据，并将采样到的数据发送至fifo中进行缓存。
[0068]
s2、移位寄存器读取fifo中的数据得到l个点数据xi(n)，之后nco模块发出控制信号m控制移位寄存器读出fifo数据，移位寄存器将读出的fifo数据进行fft变换到频域生成频域数据xi(k)，(k)，
[0069]
s3、对变换到频域后生成的频域数据xi(k)进行匹配滤波和均衡滤波，得到滤波后的数据。
[0070]
s4、再对匹配滤波器响应输出yi(k)乘以旋转因子δ完成相偏调整，得到定时纠正调整后的数据输出序列zi(k)。
[0071]
s5、得到误差估计之后送入环路滤波滤除误差值的高频分量，在nco模块中产生控制fifo读取的控制信号m和误差估计值。
[0072]
本发明中的步骤可根据实际需求进行顺序调整、合并和删减。
[0073]
尽管参考附图详地公开了本发明，但应理解的是，这些描述仅仅是示例性的，并非用来限制本发明的应用。本发明的保护范围由附加权利要求限定，并可包括在不脱离本发明保护范围和精神的情况下针对发明所作的各种变型、改型及等效方案。

技术特征：
1.一种高速并行定时同步快速收敛方法，其特征在于，所述方法包括：s1、使用adc采样射频发射器的i和q时域信号数据，并将采样到的数据发送至fifo中进行缓存；s2、移位寄存器读取fifo中的数据得到l个点数据x
i
(n)；nco模块发出控制信号m控制移位寄存器读出fifo数据，移位寄存器将读出的fifo数据进行fft变换到频域生成频域数据x
i
(k)，0≤k≤l-1；s3、对变换到频域后生成的频域数据x
i
(k)进行匹配滤波和均衡滤波，得到滤波后的数据；s4、再对匹配滤波器响应输出y
i
(k)乘以旋转因子δ完成相偏调整，得到定时纠正调整后的数据输出序列z
i
(k)；s5、得到误差估计之后送入环路滤波滤除误差值的高频分量，在nco模块中产生控制fifo读取的控制信号m和误差估计值；其中，所述步骤s3中频域数据x
i
(k)从中位数处均分为两半并乘以所述旋转因子δ，前半数据生成频域响应系数h(k)，后半数据生成频域响应系数w(k)；将所述频域响应系数h(k)与所述频域数据x
i
(k)相乘进行匹配滤波，得到滤波器响应频域输出f
i
(k)；将所述频域响应系数w(k)与所述频域数据d
i
(k)相乘进行均衡滤波，得到滤波器响应频域输出d
i
(k)；通过匹配滤波频域输出f
i
(k)和均衡滤波频域输出d
i
(k)相减得到误差估计值e
i
(k)，再采用最小均方差方法做加权迭代，将最小均方差收敛到最小后，将此时的响应频域输出f
i
(k)作为匹配滤波序列y
i
(k)输出。2.如权利要求1所述的高速并行定时同步快速收敛方法，其特征在于，所述控制信号m中包含变量w，w表示定时相位跟踪值是否超过一个符号周期，所述控制信号m的控制方法包括：当w＝1时，控制fifo删除一个采样点，将该时刻的数据x
i
(1)～x
i
(n1)与i+1时刻数据x
i+1
(1)构成当前输出，其中n1为fifo中并行数据的路数；当w＝0时，控制fifo数据正常读出，将该时刻的数据x
i
(1)～x
i
(n1)构成当前输出；当w＝-1时，控制fifo将上一时刻的数据保持一个时钟，将该时刻的数据x
i
(1)～x
i
(n
1-1)构成当前输出。3.如权利要求2所述的高速并行定时同步快速收敛方法，其特征在于，所述步骤s4中，对定时纠正后的输出序列响应z
i
(k)做l点ifft变换得到z
i
(n)，对匹配滤波序列y
i
(k)做l点ifft变换得到y
i
(n)，做数据下采样后将下采样的结果作为gardner定时误差估计的输入，根据gardner算法，对z
i
(n)中并行的n1路做定时误差估计，得到定时误差估计值ε，ε＝re{y
i
(n-1/2)[y
i
(n-1)-y
i
(n)]}。4.如权利要求3所述的高速并行定时同步快速收敛方法，其特征在于，所述步骤s5对所述定时误差估计值ε进行环路滤波处理，步骤包括：通过得到的定时误差估计值ε与环路滤波器的比例系数k
p
相乘得到比例支路α
p
，定时误差估计值ε与积分系数k
i
相乘得到积分支路信号β
i
，并将积分支路信号β
i
与其延迟一拍的数相加得到积分累加输出β，最终将定时误差估计值ε经环路滤波后的输出结果lpf作为滤波器环路输出信号，lpf＝α
p
+β；对环路滤波器的输出信号进行累加，得到控制信号m控制fifo
数据的读取以及定时相偏纠正旋转因子δ在所述步骤s2-s4中循环，δ＝e-2jπlk/l
。5.如权利要求3所述的高速并行定时同步快速收敛方法，其特征在于，所述定时相偏的步骤包括：ε
′
n
＝ε
n
+lpf，其中，ε
n
是归一化定时相位跟踪值，ε
′
n
是定时相位累加值；根据得到的定时相偏纠正旋转因子δ对匹配滤波器的输出序列y
i
(k)进行相乘得到序列g
i
(k)，g
i
(k)＝y
i
(k)e-j2πkδ/l
；对经过相位调整的g
i
(k)序列做ifft反变换得到序列g
i
(n)，作为定时恢复输出。

技术总结
本发明公开了一种高速并行定时同步快速收敛方法，涉及数字通信定时同步领域，包括：采样射频发射器的时域信号数据并发送至FIFO中缓存；移位寄存器读取FIFO中的数据得到L个点数据，NCO模块发出控制信号m控制移位寄存器读出FIFO数据，移位寄存器将读出的FIFO数据进行FFT变换到频域生成频域数据；将变换到频域后生成的频域数据进行匹配滤波和均衡滤波，得到滤波后的数据；再对匹配滤波器响应输出乘以旋转因子完成相偏调整，得到定时纠正调整后的数据输出序列；得到误差估计之后送入环路滤波滤除误差值的高频分量，在NCO模块中产生控制FIFO读取的控制信号m和误差估计值。FIFO读取的控制信号m和误差估计值。FIFO读取的控制信号m和误差估计值。


技术研发人员：房旭 王晓蕾 叶良涛
受保护的技术使用者：合肥工业大学
技术研发日：2023.05.11
技术公布日：2023/8/13