氮化镓高电子迁移率晶体管及其制备方法、太赫兹探测器

1.本技术实施例涉及太赫兹信号探测领域，具体而言，涉及一种氮化镓高电子迁移率晶体管及其制备方法、太赫兹探测器。


背景技术：

2.三五族半导体gan具有禁带宽度大，击穿场强高，电子饱和漂移速度大的特点，在微波以及太赫兹领域具有极大的应用潜力。其中gan/algan hemt(high-electron-mobility transistor)器件在太赫兹探测方面具有明显的优势，已经成为室温下高速太赫兹探测器的研究热点之一。
3.然而目前主流gan/algan hemt太赫兹探测器往往采用标准结构的氮化镓高电子迁移率晶体管，其沟道区由于gan和algan产生的二维电子气组成，该晶体管中金属栅极与沟道间的距离较大，栅极控制沟道内载流子浓度的能力较弱，使得栅极对沟道的调控能力不够强，较难进一步提升晶体管的响应度。因此如何提升氮化镓高电子迁移率晶体管的响应度，成为本领域技术人员当前亟待解决的问题。


技术实现要素：

4.本技术实施例在于提供一种氮化镓高电子迁移率晶体管及其制备方法、太赫兹探测器，旨在解决如何提升氮化镓高电子迁移率晶体管的响应度的问题。
5.本技术实施例第一方面提供一种氮化镓高电子迁移率晶体管，包括：
6.衬底，以及在所述衬底一侧依次层叠设置的氮化镓成核层以及氮化镓缓冲层；
7.第一势垒层以及第二势垒层，所述第一势垒层设置于所述氮化镓缓冲层背离所述衬底的一侧，所述第二势垒层设置于所述第一势垒层背离所述衬底的一侧；
8.所述第一势垒层与所述第二势垒层包含铝粒子，所述第一势垒层包括靠近所述衬底的第一侧和背离所述衬底的第二侧，所述第一势垒层的铝粒子含量占比从所述第一侧到所述第二侧逐渐提升，以使在所述第一势垒层形成三维电子气；所述第二势垒层与所述第二侧的铝粒子含量占比相同；
9.源极、栅极和漏极，所述源极包括第一源极端和第二源极端，所述漏极包括第一漏极端和第二漏极端，所述第一源极端、所述第一漏极端以及所述栅极设置在所述第二势垒层远离所述衬底的一侧，所述第二源极端、所述第二漏极端贯穿所述第一势垒层以及所述第二势垒层，嵌入所述氮化镓缓冲层中，以使所述源极、栅极和漏极与所述第二势垒层形成欧姆接触。
10.在一种可选的实施方式中，所述第二势垒层背离所述衬底一侧的表面上设置有凹槽，所述凹槽与所述栅极的位置对应，所述凹槽朝靠近所述衬底的一侧凹陷，所述栅极填充所述凹槽。
11.在一种可选的实施方式中，所述凹槽的槽深尺寸小于或等于所述第二势垒层的厚度的50％。
12.在一种可选的实施方式中，所述第一势垒层的材料为al
x
ga
1-x
n，x为所述第一势垒层的铝粒子含量占比，所述第一侧的al
x
ga
1-x
n中x为0，所述第二侧的al
x
ga
1-x
n中x为0.3，所述第一势垒层的铝粒子含量占比从所述第一侧到所述第二侧逐渐提升。
13.在一种可选的实施方式中，所述第二势垒层的材料为alyga
1-y
n，y为所述第二势垒层的铝粒子含量占比，y＝0.3。
14.在一种可选的实施方式中，所述第一势垒层的厚度大于或等于所述第二势垒层的厚度。
15.在一种可选的实施方式中，所述第一势垒层的厚度为10nm，所述第二势垒层的厚度为10nm，所述凹槽的槽深尺寸为5nm。
16.在一种可选的实施方式中，所述氮化镓高电子迁移率晶体管还包括：
17.钝化层，所述钝化层设置于所述第二势垒层背离所述衬底的一侧，所述钝化层整面覆盖所述第二势垒层背离所述衬底一侧的表面。
18.本技术实施例第二方面提供一种氮化镓高电子迁移率晶体管的制备方法，所述方法包括：
19.提供衬底；
20.在所述衬底一侧依次形成氮化镓成核层以及氮化镓缓冲层；
21.在所述氮化镓缓冲层背离所述衬底的一侧依次形成第一势垒层以及第二势垒层，其中，所述第一势垒层与所述第二势垒层包含铝粒子，所述第一势垒层包括靠近所述衬底的第一侧和背离所述衬底的第二侧，所述第一势垒层的铝粒子含量占比从所述第一侧到所述第二侧逐渐提升，以使在所述第一势垒层形成三维电子气；所述第二势垒层与所述第二侧的铝粒子含量占比相同；
22.形成源极、栅极和漏极，所述源极包括第一源极端和第二源极端，所述漏极包括第一漏极端和第二漏极端，所述第一源极端、所述第一漏极端以及所述栅极设置在所述第二势垒层远离所述衬底的一侧，所述第二源极端、所述第二漏极端贯穿所述第一势垒层以及所述第二势垒层，嵌入所述氮化镓缓冲层中，以使所述源极、栅极和漏极与所述第二势垒层形成欧姆接触。
23.本技术实施例第三方面提供一种太赫兹探测器，包括纳米天线以及如第一方面中任一项所述的氮化镓高电子迁移率晶体管。
24.有益效果：
25.本技术提供一种氮化镓高电子迁移率晶体管及其制备方法、太赫兹探测器，所述氮化镓高电子迁移率晶体管包括：衬底，以及在所述衬底一侧依次层叠设置的氮化镓成核层以及氮化镓缓冲层；第一势垒层以及第二势垒层，所述第一势垒层设置于所述氮化镓缓冲层背离所述衬底的一侧，所述第二势垒层设置于所述第一势垒层背离所述衬底的一侧；所述第一势垒层与所述第二势垒层包含铝粒子，所述第一势垒层包括靠近所述衬底的第一侧和背离所述衬底的第二侧，所述第一势垒层的铝粒子含量占比从所述第一侧到所述第二侧逐渐提升，以使在所述第一势垒层形成三维电子气；所述第二势垒层与所述第二侧的铝粒子含量占比相同；源极、栅极和漏极，所述源极包括第一源极端和第二源极端，所述漏极包括第一漏极端和第二漏极端，所述第一源极端、所述第一漏极端以及所述栅极设置在所述第二势垒层远离所述衬底的一侧，所述第二源极端、所述第二漏极端贯穿所述第一势垒
层以及所述第二势垒层，嵌入所述氮化镓缓冲层中，以使所述源极、栅极和漏极与所述第二势垒层形成欧姆接触。
26.本技术提供的氮化镓高电子迁移率晶体管通过设置铝粒子含量占比从第一侧至第二侧逐渐提升的第一势垒层，在第一势垒层中形成具有一定厚度的三维电子气，有效减小了栅极与沟道区的三维电子气之间的距离，提升了沟道微分电导极值，从而提升氮化镓高电子迁移率晶体管的响应度。
附图说明
27.为了更清楚地说明本技术实施例的技术方案，下面将对本技术实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
28.图1是本技术一实施例提出的一种氮化镓高电子迁移率晶体管结构示意图；
29.图2是本技术一实施例提出的一种氮化镓高电子迁移率晶体管工作原理示意图；
30.图3是本技术一实施例提出的一种氮化镓高电子迁移率晶体管制备方法流程图。
31.附图说明：101、衬底；102、氮化镓成核层；103、氮化镓缓冲层；104、第一势垒层；105、第二势垒层；106、钝化层；201、漏极；202、栅极；203、源极；301、三维电子气；401、凹槽。
具体实施方式
32.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
33.相关技术中，三五族半导体gan具有禁带宽度大，击穿场强高，电子饱和漂移速度大的特点，在微波以及太赫兹领域具有极大的应用潜力。其中gan/algan hemt(high-electron-mobility transistor)器件在太赫兹探测方面具有明显的优势，已经成为室温下高速太赫兹探测器的研究热点之一。
34.gan/algan hemt材料具有很强的压电极化与自发极化效应，可以在未故意掺杂的情况下形成高浓度、高电子迁移率的二维电子气(2deg)。入射太赫兹波对沟道内载流子浓度以及速度进行调制，二者产生自混频效应，在gan hemt漏极形成直流输出，进而实现探测。
35.gan/algan hemt器件在太赫兹探测领域应用时，探测器的响应度与栅极对二维电子气的调控能力，即晶体管的微分电导极值与直接相关。在相同辐射功率下，晶体管的响应度与沟道微分电导极值成正比。因此，提升gan/algan hemt器件中晶体管的微分电导极值对于太赫兹探测器极其重要。
36.然而，目前主流gan hemt太赫兹探测器往往采用标准结构晶体管，标准结构晶体管的沟道区的二维电子气在势垒层(algan)和氮化镓缓冲层(gan)的界面处生成，为了保证gan/algan异质结的极化强度，势垒层的厚度往往需要大于20nm，这导致金属栅极与沟道区的二维电子气间的距离较大，这使得栅极对沟道的调控能力不够强，较难进一步提升晶体
管的响应度。此外，标准结构晶体管的电子气只形成于势垒层和氮化镓缓冲层的界面处，使得在栅极控制沟道内载流子的浓度能力的问题上，仍有较大的缺陷。
37.有鉴于此，本技术实施例提出一种氮化镓高电子迁移率晶体管，图1示出了本技术一实施例提出的一种氮化镓高电子迁移率晶体管结构示意图，如图1所示，所述氮化镓高电子迁移率晶体管包括：
38.衬底101；氮化镓成核层102，所述氮化镓成核层102设置于所述衬底101的一侧；氮化镓缓冲层103，所述氮化镓缓冲层103设置于所述氮化镓成核层102背离所述衬底101的一侧；第一势垒层104，所述第一势垒层104设置于所述氮化镓缓冲层103背离所述衬底101的一侧；第二势垒层105，所述第二势垒层105设置于所述第一势垒层104背离所述衬底101的一侧；源极203、栅极202和漏极201。
39.本技术实施例中，所述栅极202在所述第二势垒层105对应的区域到所述源极203与所述漏极201在所述第二势垒层105对应的区域的距离相同。所述源极203包括第一源极端和第二源极端，所述漏极201包括第一漏极端和第二漏极端，所述第一源极端、所述第一漏极端以及所述栅极202设置在所述第二势垒层105远离所述衬底101的一侧，所述第二源极端、所述第二漏极端贯穿所述第一势垒层104以及所述第二势垒层105，嵌入所述氮化镓缓冲层103中，以使所述源极、栅极和漏极与所述第二势垒层形成欧姆接触。
40.本技术实施例中，所述第一势垒层104与所述第二势垒层105包含铝粒子，所述第一势垒层104包括靠近所述衬底101的第一侧和背离所述衬底101的第二侧，所述第一势垒层的铝粒子含量占比从所述第一侧到所述第二侧逐渐提升，以使在所述第一势垒层形成三维电子气301(图1中点划线框出的区域)。
41.第一势垒层104设置于氮化镓缓冲层103背离衬底101的一侧，即第一势垒层104的第一侧与氮化镓缓冲层103相接触。该氮化镓缓冲层103的材料为氮化镓，其中没有铝粒子，而第一势垒层104含有铝粒子，使得本技术实施例提供的氮化镓高电子迁移率晶体管具有很强的压电极化与自发极化效应，在氮化镓缓冲层103和第一势垒层104的接触界面形成电子气；并且本技术实施例中的第一势垒层103的铝粒子含量占比从所述第一侧到所述第二侧逐渐提升，使得第一势垒层103中的极化强度呈现渐变趋势，从第一势垒层的第一侧到第二侧，极化强度逐渐增强，使得原本局限于氮化镓缓冲层103和第一势垒层104的接触界面的电子气向整个第一势垒层103中扩散，形成沿第一方向具有一定厚度的三维电子气301，该三维电子气作为氮化镓高电子迁移率晶体管中的导电沟道区，所述第一方向为所述衬底101指向所述第二势垒层105的方向。
42.本技术实施例中，所述第二势垒层105包含铝粒子，所述第二势垒层105与所述第一势垒层104的第二侧的铝粒子含量占比相同。第二势垒层105设置在所述第一势垒层104背离所述衬底101的一侧，即第二势垒层105与第一势垒层104的第二侧相接触，通过将第二势垒层105的铝粒子含量占比设置为与第一势垒层104中最大的铝粒子含量占比(第二侧的铝粒子含量占比)相同，使得第二势垒层105可以提供更强的极化效应。
43.在一种可选的实施方式中，所述氮化镓缓冲层103的材料为gan；所述第一势垒层104的材料为al
x
ga
1-x
n，x为所述第一势垒层104的铝粒子含量占比，所述第一侧的al
x
ga
1-x
n中x为0，所述第二侧的al
x
ga
1-x
n中x为0.3，所述第一势垒层104的铝粒子含量占比从所述第一侧到所述第二侧逐渐提升；所述第二势垒层105的材料为alyga
1-y
n，y为所述第二势垒层
105的铝粒子含量占比，y＝0.3。此时沿第一方向，从第一势垒层104的第一侧(氮化镓缓冲层103与第一势垒层104的接触界面)到第二侧(第一势垒层104与第二势垒层105的接触界面)开始极化强度随铝粒子含量占比逐渐提升，并在到达第二势垒层105后维持最强极化效应保持恒定，形成位于第一势垒层104的第一侧与第二侧之间的三维电子气301。
44.本技术实施例通过设置铝组分含量占比梯度渐变化的第一势垒层，将原本只形成于氮化镓缓冲层103与第一势垒层104的接触界面的二维电子气沿第一方向扩展为三维电子气301，缩短了栅极202与导电沟道区之间的距离，从而在相同的电压变化时，提升了栅极下电场强度，从而提升了晶体管的饱和电流，使得晶体管的微分电导极值得到提升，氮化镓高电子迁移率晶体管的响应度提高。另一方面，导电沟道区(三维电子气)的厚度提升可以极大的减小导电沟道区的电阻，大幅度降低势垒，进一步提升氮化镓高电子迁移率晶体管的响应度。
45.在一种可选的实施方式中，由于所述三维电子气位于第一势垒层104的第一侧与第二侧之间，而第二势垒层105位于第一势垒层104与栅极202之间，厚度较大的第二势垒层105会使栅极对导电沟道区的调控能力降低，因此为了进一步降低栅极202与导电沟道区之间的距离，本技术实施例中所述第一势垒层104的厚度大于或等于所述第二势垒层105的厚度。
46.在一种可选的实施方式中，为保证gan/algan异质结的极化强度，所述第一势垒层104的厚度与所述第二势垒层105的厚度之和大于或等于20nm。示例性地，所述第一势垒层104的厚度为10nm，所述第二势垒层105的厚度为10nm。需要说明的是，上述示例只是为了使本领域技术人员更好的理解本技术而提出的一种情况，具体的第一势垒层和第二势垒层的厚度可根据实际情况确定，本技术在此不作限制。
47.在一种可选的实施方式中，为了在不减少非栅控区域对应的导电沟道区中的载流子浓度的前提下，进一步减小栅极202与导电沟道区的间距，所述第二势垒层105背离所述衬底101一侧的表面上设置有凹槽401，如图1中所示，所述凹槽401与所述栅极202的位置对应，所述凹槽401朝靠近所述衬底101的一侧凹陷，所述栅极202填充所述凹槽401，形成t型栅极。通过设置凹槽401和填充凹槽401的t型栅极202，栅极202的部分刻入第二势垒层105中，从而将栅极202与导电沟道区的距离从整个第二势垒层的厚度缩减为凹槽401底部到导电沟道区的距离，增强栅极对导电沟道区的载流子的调控能力，提高了微分电导极值，同时减小了栅极下方部分的势垒高度，提升了晶体管的响应能力。
48.在一种可选的实施方式中，为了避免栅极过于接近导电沟道区而造成漏电的不良现象，因此，所述凹槽401的槽深尺寸小于或等于所述第二势垒层105的厚度的50％。示例性地，所述第一势垒层104的厚度为10nm，所述第二势垒层105的厚度为10nm，所述凹槽401的槽深尺寸为5nm。需要说明的是，上述示例只是为了使本领域技术人员更好的理解本技术而提出的一种情况，具体的第一势垒层、第二势垒层的厚度以及凹槽的槽深尺寸可根据实际情况确定，本技术在此不作限制。
49.在一种可选的实施方式中，为了保护晶体管，在第二势垒层105背离衬底101的一侧设置有钝化成106，所述钝化层106整面覆盖所述第二势垒层105背离所述衬底101一侧的表面，包围第一源极端、第一漏极端以及栅极位于凹槽外的部分。
50.本技术提供一种氮化镓高电子迁移率晶体管，包括：衬底，以及在所述衬底一侧依
次层叠设置的氮化镓成核层以及氮化镓缓冲层；第一势垒层以及第二势垒层，所述第一势垒层设置于所述氮化镓缓冲层背离所述衬底的一侧，所述第二势垒层设置于所述第一势垒层背离所述衬底的一侧；所述第一势垒层与所述第二势垒层包含铝粒子，所述第一势垒层包括靠近所述衬底的第一侧和背离所述衬底的第二侧，所述第一势垒层的铝粒子含量占比从所述第一侧到所述第二侧逐渐提升，以使在所述第一势垒层形成三维电子气；所述第二势垒层与所述第二侧的铝粒子含量占比相同；源极、栅极和漏极，所述源极包括第一源极端和第二源极端，所述漏极包括第一漏极端和第二漏极端，所述第一源极端、所述第一漏极端以及所述栅极设置在所述第二势垒层远离所述衬底的一侧，所述第二源极端、所述第二漏极端贯穿所述第一势垒层以及所述第二势垒层，嵌入所述氮化镓缓冲层中，以使所述源极、栅极和漏极与所述第二势垒层形成欧姆接触。
51.本技术提供的氮化镓高电子迁移率晶体管通过设置铝粒子含量占比从第一侧至第二侧逐渐提升的第一势垒层，在第一势垒层中形成具有一定厚度的三维电子气，有效减小了栅极与沟道区的三维电子气之间的距离，提升了沟道微分电导极值，从而提升氮化镓高电子迁移率晶体管的响应度。
52.基于同一发明构思，本技术实施例公开一种氮化镓高电子迁移率晶体管的制备方法，图3示出了本技术一实施例提出的一种氮化镓高电子迁移率晶体管制备方法流程图，如图3所示，所述方法包括：
53.s101、提供衬底。
54.s102、在所述衬底一侧依次形成氮化镓成核层以及氮化镓缓冲层。
55.s103、在所述氮化镓缓冲层背离所述衬底的一侧依次形成第一势垒层以及第二势垒层。
56.在所述氮化镓缓冲层背离所述衬底的一侧依次形成第一势垒层以及第二势垒层，其中，所述第一势垒层与所述第二势垒层包含铝粒子，所述第一势垒层包括靠近所述衬底的第一侧和背离所述衬底的第二侧，所述第一势垒层的铝粒子含量占比从所述第一侧到所述第二侧逐渐提升，以使在所述第一势垒层形成三维电子气；所述第二势垒层与所述第二侧的铝粒子含量占比相同。
57.s104、形成源极、栅极和漏极。
58.形成源极、栅极和漏极，所述源极包括第一源极端和第二源极端，所述漏极包括第一漏极端和第二漏极端，所述第一源极端、所述第一漏极端以及所述栅极设置在所述第二势垒层远离所述衬底的一侧，所述第二源极端、所述第二漏极端贯穿所述第一势垒层以及所述第二势垒层，嵌入所述氮化镓缓冲层中，以使所述源极、栅极和漏极与所述第二势垒层形成欧姆接触。
59.具体实施步骤s104时，在第二势垒层105上沉积钝化层106，并且在钝化层106上进行加工，在钝化层106上源极203、漏极201、栅极202对应的目标位置处进行刻蚀开口，直至在源极203、漏极201、栅极202对应的目标位置处暴露出第二势垒层105背离衬底101一侧的表面的材料。随后，在栅极202对应的目标位置处的第二势垒层105背离衬底101的一侧表面进行干法刻蚀，形成凹槽401。示例性地，在形成钝化层106之后，在所述钝化层106上设置掩膜(如光刻胶)，对目标位置通过反应性离子刻蚀(reaction ion etching，rie)进行处理，在源极203、漏极201、栅极202对应的目标位置处暴露出第二势垒层105背离衬底101一侧的
表面的材料。需要说明的是，上述示例只是为了使本领域技术人员更好的理解本技术而提出的一种情况，具体的对目标位置的钝化层进行处理的方式可根据实际情况确定，本技术在此不作限制。
60.对源极203、漏极201和栅极202分别对应的目标位置处的第二势垒层105背离衬底101的一侧表面进行表面处理，形成与导电沟道区相连接的源极203和漏极201。以及填充凹槽401的t形凹槽栅极202。源极203和漏极201与三维电子气通过欧姆接触连通起来，所述栅极202在所述第二势垒层105对应的目标位置到所述源极203与所述漏极201在所述第二势垒层105对应的目标位置的距离相同。
61.示例性地，在源极203、漏极201、栅极202对应的目标位置处暴露出第二势垒层105背离衬底101一侧的表面的材料之后，采用感应耦合等离子体刻蚀(inductively coupled plasma etch，icpe)对栅极202对应的目标位置处暴露的区域进行刻蚀形成凹槽401。在形成凹槽401之后，由于源极203、漏极201、栅极202对应的目标位置处暴露出第二势垒层105背离衬底101一侧的表面的材料(包括凹槽表面)会形成氧化层，此时通过湿法腐蚀等手段去除制作过程中产生的该氧化层，其中，湿法腐蚀的腐蚀液可以采用盐酸、氢氟酸、硝酸、硫酸和boe腐蚀剂(buffered-oxide-etch；hf∶nh4f＝1∶6)中的任意一种或多种。去除完氧化层后，将器件放入电子束沉积台中沉积欧姆接触金属ti/al/ni/au(20nm/130/nm/50nm/50nm)并进行剥离清洗，之后对样品进行890℃，30s退火形成欧姆接触，得到源极203和漏极201；同样利用电子束沉积ni/au(50/250nm)进行剥离，在氮气气氛下400℃，10min退火制造出填充凹槽401的t型栅极202。需要说明的是，上述示例只是为了使本领域技术人员更好的理解本技术而提出的一种情况，具体的形成栅极、源极和漏极的方式可根据实际情况确定，本技术在此不作限制。
62.基于同一发明构思，本技术实施例公开一种太赫兹探测器，包括纳米天线以及如本技术实施例中所述的氮化镓高电子迁移率晶体管。图2示出了本技术一实施例提出的一种氮化镓高电子迁移率晶体管工作原理示意图，如图2所示，在太赫兹探测器工作时，所述氮化镓高电子迁移率晶体管在栅极202上加偏置电压至阈值电压附近，入射太赫兹波(图2中箭头)通过纳米天线从栅极控制区域耦合到三维电子气301的导电沟道区，产生横向和纵向的感应电场，对导电沟道区内的载流子浓度以及速度进行调制，二者产生自混频效应，在漏极201形成直流输出(源极203接地)，进而实现探测。探测器能在太赫兹波照射下产生光电压(或光电流)，从而实现高速、高灵敏、低噪声室温太赫兹的探测。本技术实施例提供的太赫兹探测器采用产生可产生三维电子器的氮化镓高电子迁移率晶体管，极大减小了沟道的电阻，大幅度降低了势垒，提升了器件的饱和电流，使器件的微分电导极值得到极大的增强，从而使太赫兹探测器的响应度大幅提高，等效噪声功率有效降低。
63.需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
64.还需要说明的是，在本文中，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，诸如“第一”和“第二”之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗
示这些实体或操作之间存在任何这种实际的关系或者顺序，也不能理解为指示或暗示相对重要性。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
65.尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
66.以上对本技术所提供的技术方案进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术，本说明书内容不应理解为对本技术的限制。同时，对于本领域的一般技术人员，依据本技术，在具体实施方式及应用范围上均会有不同形式的改变之处，这里无需也无法对所有的实施方式予以穷举，而由此所引伸出的显而易见的变化或变动仍处于本技术的保护范围之中。

技术特征：
1.一种氮化镓高电子迁移率晶体管，其特征在于，包括：衬底，以及在所述衬底一侧依次层叠设置的氮化镓成核层以及氮化镓缓冲层；第一势垒层以及第二势垒层，所述第一势垒层设置于所述氮化镓缓冲层背离所述衬底的一侧，所述第二势垒层设置于所述第一势垒层背离所述衬底的一侧；所述第一势垒层与所述第二势垒层包含铝粒子，所述第一势垒层包括靠近所述衬底的第一侧和背离所述衬底的第二侧，所述第一势垒层的铝粒子含量占比从所述第一侧到所述第二侧逐渐提升，以使在所述第一势垒层形成三维电子气；所述第二势垒层与所述第二侧的铝粒子含量占比相同；源极、栅极和漏极，所述源极包括第一源极端和第二源极端，所述漏极包括第一漏极端和第二漏极端，所述第一源极端、所述第一漏极端以及所述栅极设置在所述第二势垒层远离所述衬底的一侧，所述第二源极端、所述第二漏极端贯穿所述第一势垒层以及所述第二势垒层，嵌入所述氮化镓缓冲层中，以使所述源极、栅极和漏极与所述第二势垒层形成欧姆接触。2.根据权利要求1所述的氮化镓高电子迁移率晶体管，其特征在于，所述第二势垒层背离所述衬底一侧的表面上设置有凹槽，所述凹槽与所述栅极的位置对应，所述凹槽朝靠近所述衬底的一侧凹陷，所述栅极填充所述凹槽。3.根据权利要求2所述的氮化镓高电子迁移率晶体管，其特征在于，所述凹槽的槽深尺寸小于或等于所述第二势垒层的厚度的50％。4.根据权利要求1所述的氮化镓高电子迁移率晶体管，其特征在于，所述第一势垒层的材料为al
x
ga
1-x
n，x为所述第一势垒层的铝粒子含量占比，所述第一侧的al
x
ga
1-x
n中x为0，所述第二侧的al
x
ga
1-x
n中x为0.3，所述第一势垒层的铝粒子含量占比从所述第一侧到所述第二侧逐渐提升。5.根据权利要求1所述的氮化镓高电子迁移率晶体管，其特征在于，所述第二势垒层的材料为al
y
ga
1-y
n，y为所述第二势垒层的铝粒子含量占比，y＝0.3。6.根据权利要求1所述的氮化镓高电子迁移率晶体管，其特征在于，所述第一势垒层的厚度大于或等于所述第二势垒层的厚度。7.根据权利要求2所述的氮化镓高电子迁移率晶体管，其特征在于，所述第一势垒层的厚度为10nm，所述第二势垒层的厚度为10nm，所述凹槽的槽深尺寸为5nm。8.根据权利要求1所述的氮化镓高电子迁移率晶体管，其特征在于，所述氮化镓高电子迁移率晶体管还包括：钝化层，所述钝化层设置于所述第二势垒层背离所述衬底的一侧，所述钝化层整面覆盖所述第二势垒层背离所述衬底一侧的表面。9.一种氮化镓高电子迁移率晶体管的制备方法，其特征在于，所述方法包括：提供衬底；在所述衬底一侧依次形成氮化镓成核层以及氮化镓缓冲层；在所述氮化镓缓冲层背离所述衬底的一侧依次形成第一势垒层以及第二势垒层，其中，所述第一势垒层与所述第二势垒层包含铝粒子，所述第一势垒层包括靠近所述衬底的第一侧和背离所述衬底的第二侧，所述第一势垒层的铝粒子含量占比从所述第一侧到所述第二侧逐渐提升，以使在所述第一势垒层形成三维电子气；所述第二势垒层与所述第二侧
的铝粒子含量占比相同；形成源极、栅极和漏极，所述源极包括第一源极端和第二源极端，所述漏极包括第一漏极端和第二漏极端，所述第一源极端、所述第一漏极端以及所述栅极设置在所述第二势垒层远离所述衬底的一侧，所述第二源极端、所述第二漏极端贯穿所述第一势垒层以及所述第二势垒层，嵌入所述氮化镓缓冲层中，以使所述源极、栅极和漏极与所述第二势垒层形成欧姆接触。10.一种太赫兹探测器，其特征在于，包括纳米天线以及如权利要求1-8任一项所述的氮化镓高电子迁移率晶体管。

技术总结
本申请提供一种氮化镓高电子迁移率晶体管及其制备方法、太赫兹探测器，涉及太赫兹信号探测领域，包括：衬底，以及在衬底一侧依次层叠设置的氮化镓成核层以及氮化镓缓冲层；第一势垒层以及第二势垒层，第一势垒层与第二势垒层包含铝粒子，第一势垒层包括靠近衬底的第一侧和背离衬底的第二侧，第一势垒层的铝粒子含量占比从第一侧到第二侧逐渐提升，以使在第一势垒层形成三维电子气；第二势垒层与第二侧的铝粒子含量占比相同；源极、栅极和漏极，源极、栅极和漏极与第二势垒层形成欧姆接触。本申请通过设置铝粒子含量占比逐渐提升的第一势垒层，形成具有一定厚度的三维电子气，有效减小了栅极与沟道区的距离，提升晶体管的响应度。提升晶体管的响应度。提升晶体管的响应度。


技术研发人员：郑小平 李熠豪 邓晓娇
受保护的技术使用者：清华大学
技术研发日：2023.05.15
技术公布日：2023/8/13