线性电压调节器的制作方法

1.本发明大体上涉及线性电压调节器。


背景技术：

2.一些类型的线性电压调节器包括功率晶体管，所述功率晶体管包括耦合到供应电压端的一个电流端和提供调节后的电压的第二电流端。在第二端处提供的电压取决于施加于功率晶体管的控制端的电压。


技术实现要素：

3.在一个实施例中，一种线性电压调节器包括功率晶体管，所述功率晶体管包括耦合到电源端的第一电流端和供应调节后的电压的第二电流端。所述线性电压调节器包括转换器电路，所述转换器电路包括提供串行码流的输出，所述串行码流的脉冲密度取决于所述调节后的电压与参考电压之间的电压差。所述线性电压调节器包括数/模转换器电路，所述数/模转换器电路包括接收所述串行码流的输入。所述数/模转换器电路包括平均器电路，所述平均器电路在输出处产生控制信号以控制所述功率晶体管的控制端的电压，以基于所述串行码流的脉冲密度来调节所述调节后的电压。
4.根据一个或多个实施方式，所述平均器电路的特征为低通滤波器。
5.根据一个或多个实施方式，所述平均器电路的特征为积分器。
6.根据一个或多个实施方式，所述转换器电路比较指示所述调节后的电压的电压与参考电压以提供电压差值。
7.根据一个或多个实施方式，所述转换器电路包括比例积分差分电路，所述比例积分差分电路接收所述电压差值并取决于所述电压差值而提供控制信号。
8.根据一个或多个实施方式，所述转换器电路包括提供指示所述调节后的电压的第一数字信号的模/数转换器，以及数字控制器，所述数字控制器比较所述第一数字信号与指示参考电压的第二数字信号以提供指示电压差值的第三数字信号。
9.根据一个或多个实施方式，所述转换器电路包括第二数/模转换器电路，所述第二数/模转换器电路将所述第三数字信号转换成指示所述电压差的模拟信号。
10.根据一个或多个实施方式，所述转换器电路包括具有提供所述串行码流的输出的σ-δ调制器。
11.根据一个或多个实施方式，所述转换器电路包括脉宽调制器，所述脉宽调制器提供脉宽调制信号作为所述串行码流，所述串行码流的占空比取决于所述调节后的电压与参考电压之间的电压差。
12.根据一个或多个实施方式，所述串行码流在第一电压域中产生，并且所述平均器电路包括接收串行信号的输入，所述串行信号由所述数/模转换器电路的缓冲器电路在不同于所述第一电压域的第二电压域中产生。
13.根据一个或多个实施方式，所述数/模转换器电路包括将串行信号提供到所述平
均器电路的输入的反相器，所述串行信号具有取决于所述调节后的电压与参考电压之间的所述电压差的脉冲密度。
14.根据一个或多个实施方式，所述数/模转换器电路包括电平移位器，所述电平移位器将所述串行码流从第一电压域移位到第二电压域，以提供电平移位的串行码流，其中所述反相器在其输入处接收所述电平移位的串行码流。
15.根据一个或多个实施方式，所述数/模转换器电路包括电平移位器，所述电平移位器将所述串行码流从第一电压域移位到第二电压域，以提供电平移位的串行码流。
16.根据一个或多个实施方式，所述数/模转换器电路包括缓冲器电路，所述缓冲器电路的特征为电平移位缓冲器电路，所述电平移位缓冲器电路接收所述串行码流并将串行信号提供到所述平均器电路的输入，其中所述串行码流在第一电压域中，并且所述串行信号在不同于所述第一电压域的第二电压域中。
17.根据一个或多个实施方式，所述数/模转换器电路包括电荷泵，所述电荷泵用于向所述平均器电路提供基于所述串行码流的所述脉冲密度的信号。
18.在另一实施例中，一种用于通过线性电压调节器提供调节后的电压的方法包括：在线性电压调节器的功率晶体管的电流端处提供调节后的电压；以及提供具有取决于所述调节后的电压与参考电压之间的差的脉冲密度的串行码流。所述方法包括将所述串行码流转换成控制所述功率晶体管的控制端的电压的信号，以基于所述串行码流的脉冲密度调节所述调节后的电压。所述信号由平均器电路提供。
19.根据一个或多个实施方式，所述转换所述串行码流包括将所述串行码流从第一电压域移位到不同于所述第一电压域的第二电压域。
20.根据一个或多个实施方式，所述转换所述串行码流由具有耦合到所述平均器电路的输入的输出的电平移位缓冲器执行。
21.根据一个或多个实施方式，所述平均器电路的特征为低通滤波器。
22.根据一个或多个实施方式，所述串行码流由σ-δ调制器产生。
附图说明
23.通过参看附图，可以更好地理解本发明，并且使得本领域的技术人员清楚本发明的众多目标、特征和优点。
24.图1是根据本发明的一个实施例的线性电压调节器的电路图。
25.图2是根据本发明的一个实施例在操作期间的线性电压调节器的信号的定时图。
26.图3是根据本发明的一个实施例的转换器电路的电路图。
27.图4是根据本发明的另一实施例的转换器电路的电路图。
28.图5是根据本发明的另一实施例的转换器电路的电路图。
29.图6是根据本发明的一个实施例的电平移位缓冲器的电路图。
30.图7是根据本发明的一个实施例的电平移位缓冲器的电路图。
31.图8是根据本发明的一个实施例的缓冲器的电路图。
32.图9是根据本发明的一个实施例的平均器电路的电路图。
33.图10是根据本发明的另一实施例的平均器电路的电路图。
34.除非另外指出，否则在不同附图中使用相同附图标记指示相同的物项。各图未必
按比例绘制。
具体实施方式
35.下文阐述了用于实行本发明的模式的详细描述。所述描述旨在说明本发明，并且不应被视为限制性的。
36.如本文所公开，一种线性电压调节器包括转换器电路，所述转换器电路提供具有脉冲密度的串行码流，所述脉冲密度指示所述线性电压调节器的调节后的电压与参考电压之间的差。所述线性电压调节器还包括数/模转换器电路，所述数/模转换器电路包括接收所述串行码流的输入。所述数/模转换器电路包括平均器电路，所述平均器电路产生输出信号以控制所述线性电压调节器的功率晶体管的控制端的电压，以基于所述串行码流的所述脉冲密度来调节所述调节后的电压。
37.在一些实施例中，提供转换器电路而所述转换器电路产生具有指示误差电压的脉冲密度的串行码流到带有提供输出信号以控制功率晶体管的控制端的电压的平均器电路的数/模转换器可允许转换器电路和数/模转换器彼此分开设计和实施，以便使每个电路适应不同电压域。此类设计灵活性可允许改变这两个电路中的一个电路而不显著影响另一电路。在一个实施例中，实施串行码流以将误差信息传送到数/模转换器电路可允许调节器的复杂性降低，因为仅利用一个电平移位电路而不是多个电平移位电路。此外，在一些实施例中，转换器电路可利用较低电压装置实施，由此减小电路的总面积并且减小电路的功耗。
38.图1是根据本发明的一个实施例的线性电压调节器101的电路图。调节器101包括在示出的实施例中通过p型场效应晶体管(fet)实施的功率晶体管107。在其它实施例中，晶体管107可利用其它类型的功率晶体管实施，例如，在bicmos技术中实施的n型fet或双极晶体管。晶体管107的源极连接高供应电压端以用于针对第一电压域供应高供应电压(hv)。晶体管107的漏极将调节后的电压(v
out
)供应到负载(例如，表示为电流源121)。在一个实施例中，晶体管107被偏置以在欧姆区中操作，其中晶体管107的栅极处的电压(信号adrive)控制电压v
out
。平滑电容器119位于调节器101的输出处。
39.调节器101包括从电阻器115和117的分压器接收反馈电压(v
fb
)的转换器电路109，所述反馈电压指示调节后的电压v
out
。转换器电路109产生具有指示调节后的电压(如由v
fb
所指示)与v
ref
之间的电压差的脉冲密度的串行码流(码流)。转换器电路109接收较低电压域的高供应电压(lv)，其中lv处于比hv低的电压。串行码流是串行传送的一系列数字脉冲。在一些实施例中，转换器电路不包括电平移位器。
40.调节器101包括数/模转换器(dac 102)，所述数/模转换器将串行码流转换到模拟控制信号(adrive)，所述模拟控制信号施加于晶体管107的栅极以控制晶体管107的导电性，使得v
out
响应于输出(由电流源121表示)的变化的负载条件而尝试匹配v
ref
。在所示实施例中，dac102包括缓冲器电路103，所述缓冲器电路103包括电平移位器113以用于将串行码流从高供应电压lv的电压域移位到高供应电压hv的电压域，以产生电平移位的码流(移位码流)。在所示实施例中，缓冲器电路103包括将移位码流反相并提供驱动电流以产生数字信号ddrive的反相器111。在所示实施例中，反相器111的高供应电压端被偏置在电压hv，并且反相器111的低供应电压端被偏置在较低电压vl1。在一个实施例中，vl1高于接地(例如，0.3v)并且设置在较低范围处以将晶体管107偏置在欧姆范围中。在一些实施例中，可使用
缓冲器代替反相器以提供驱动电流。
41.dac 102包括将数字ddrive信号转换成控制晶体管107的导电性的模拟信号adrive的平均器电路105。平均器电路是去除信号的高频内容并维持信号的低频内容的电路。在一些实施例中，平均器电路105在输出处提供用以减少功率晶体管107的栅极处的电压纹波的“更平滑”信号。
42.图2示出根据一个实施例的调节器101的操作的定时图。转换器电路109将反馈电压v
fb
与参考电压v
ref
相比较，并产生脉冲密度取决于v
fb
与v
ref
之间的差的码流(码流)。如图2中所示，码流是具有lv(例如，1.0伏)的高电压信号状态和接地的低压信号状态的一系列脉冲。数字信号的脉冲密度是信号处于一个信号状态(例如，图2中的1伏)的时间比例对比信号处于另一信号状态(例如，图2中的接地)的时间比例。对于码流为周期性脉宽调制信号，脉冲密度是所述脉宽调制信号的占空比。码流的脉冲密度取决于v
ref
与v
fb
之间的关系。在图1和2中所示的实施例中，如果v
ref
高于v
fb
，则码流相较于v
ref
低于v
fb
的情况具有较高脉冲密度。在一些实施例中，码流的脉冲密度与v
ref
与v
fb
之间的差成比例。在示出的实施例中，转换器电路109接收具有比码流高的频率的时钟信号(clk)。
43.电平移位器113将码流移位到较高电压域，其中反相器111将电平移位的码流反相以产生ddrive。在一些实施例中，电平移位器113还可在逻辑上对码流进行反相。在所示实施例中，ddrive具有hv(例如，3.6伏)的高电压状态和vl1(例如，0.3伏)的低电压状态。平均器电路105接收ddrive并产生相对平滑的adrive，所述adrive控制功率晶体管107的导电性以及因此电压v
out
。adrive的电压值取决于ddrive的脉冲密度。在示出的实施例中，ddrive处于高电压状态的时间百分比越大，电压adrive将越高，这会降低晶体管107的导电性以降低v
out
。然而，ddrive处于低电压状态的时间百分比越大，电压adrive将越低，这会增加晶体管107的导电性并升高v
out
。
44.尽管图2似乎示出较高的adrive和v
out
变化，但图2中的这两个信号的标度极大。在图2中，adrive仅变化0.000001伏，并且v
out
仅变化0.000003伏。在其它实施例中，线性电压调节器101可以其它方式操作，包括其它装置，和/或具有其它配置。
45.图3、4和5示出转换器电路109的替代实施例。在图3中，转换器电路109包括放大器301，该放大器301在其非反相输入处接收v
fb
并在其反相输入处接收v
ref
以产生比较信号v
误差
。转换器电路109包括比例-积分-微分控制器(pid 303)以用于稳定性补偿。在一个实施例中，pid 303对v
误差
信号进行积分并使积分乘以常数以产生提供到σ-δ调制器305的v
控制
信号。σ-δ调制器305产生脉冲密度由v
控制
信号的电压控制的码流。使用σ-δ发生器的一个优点是其可在产生码流时提供较低误差，由此增加调节器的准确性并允许更简单的平均器电路。
46.图4的转换器电路109包括用于提供v
fb
的数字值的模/数转换器(adc 401)和用于提供v
ref
的数字值的模/数转换器(adc 403)。在一些实施例中，v
ref
的数字值可由利用参考值编程的寄存器(未示)提供。图4的转换器电路109包括数字控制器405，该数字控制器405将v
误差
和v
ref
的数字值进行比较并产生控制值，所述控制值由数/模转换器(dac)407转换成模拟值并且提供到σ-δ调制器409。在一些实施例中，控制器405可类似于pid 303但在数字域中对比较数据执行操作以用于稳定性补偿。图4的转换器电路的一个优点在于，转换器电路的操作可利用还执行其它功能的处理电路系统来执行，由此减小电路占用面积。一些
实施例并不包括dac 407，其中σ-δ调制器403被配置成将数字控制器405的多位输出转换成串行码流。
47.在图5中，转换器电路109包括将v
误差
信号转换成周期性的码流的脉宽调制器503，其中所述码流的占空比指示v
误差
。在一个实施例中，调制器503包括将v
误差
信号与由锯齿发生器(未示)产生的锯齿信号相比较的比较器(未示)。然而，在其它实施例中，脉宽调制器可以其它方式配置。在一些实施例中，所述脉宽调制器可接收数字v
误差
信号，如同图4的实施例。在一些实施例中，在v
fb
为v
out
的情况下，调节器101可不在其输出处包括分压器。
48.图6和7是产生ddrive信号的缓冲器电路103的替代实施例的电路图。图6和7的缓冲器电路的特征为电平移位缓冲器，因为所述电平移位缓冲器将码流从(lv的)较低电压域移位到(电压hv的)较高电压域并为ddrive信号提供驱动电流。在示出的实施例中，图6和7的缓冲器电路还在产生ddrive信号时在逻辑上对码流进行反相。
49.在图6的实施例中，缓冲器电路103包括电流源605和n型晶体管603，该n型晶体管603具有接收码流信号的栅极。电路103还包括连接到高电压端hv的电阻器601。当码流信号的值为高时，晶体管603变得导电以将ddrive信号的电压拉到低电压值，该低电压值是电压hv减去跨电阻器601的电压降。当码流信号的值为低时，晶体管603变得不导电，其中ddrive信号的电压保持接近于电压hv。跨电阻器601的电压降取决于电阻器601的电阻和电流源605的电流量。
50.图7的缓冲器电路103包括来自hv端的两个电流路径(702和704)。电流路径702包括电流源709和n型晶体管707。路径704包括电阻器701、n型晶体管703和n型晶体管705。晶体管707和705以及电流源709被布置成电流镜配置，使得晶体管705的栅极处的电压被设置成通过晶体管705提供电流源709的电流的镜像电流。当码流信号的值为高时，晶体管703变得导电以将ddrive信号的电压拉到低电压值，该低电压值是电压hv减去跨电阻器701的电压降。当码流信号的值为低时，晶体管703变得不导电，其中ddrive信号的电压保持接近于hv。
51.图6和7的电平移位缓冲器电路的一个优点是，缓冲器执行提供驱动电流和电平移位码流信号这两种功能，由此简化缓冲器电路103的设计和布局。
52.图8是缓冲器电路103的另一实施例的电路图。图8的缓冲器电路包括电平移位器803、电荷泵801、缓冲器807和反相器805。电平移位器803将码流从电压lv的较低电压域转换成电压hv的较高电压域，以产生移位码流信号。移位码流信号控制电荷泵801是在断言充电信号时从端hv为ddrive信号线充电还是在断言放电信号时将ddrive信号线放电到端lv1。反相器805对移位码流信号进行反相，而缓冲器807无此操作，使得当移位码流信号处于低电压状态时断言充电信号，并且当移位码流信号处于高电压状态时断言放电信号。在其它实施例中，电荷泵可具有其它配置。在一些实施例中，将不包括电平移位器803。
53.图9是平均器电路105的一个实施例的电路图。在图9中所示的实施例中，平均器电路105利用低通滤波器实施。在示出的特定实施例中，低通滤波器包括电容器903和电阻器905。在一个实施例中，将低通滤波器用于平均器电路105可改善功率晶体管107的电磁能力。在一个实施例中，低通滤波器可包括用于功率晶体管107的反馈控制回路中的支配极点(dominant pole)。在其它实施例中，调节器101可包括对码流信号进行滤波的其它滤波器级。
54.在其它实施例中，低通滤波器可具有其它配置。在一些实施例中，使用低通滤波器作为平均器电路的一个优点是，这可具有比有源积分器更简单的实施方案和更低的功耗。在一些实施例中，可通过选择clk信号的适当时钟频率和低通滤波器的适当截止频率(参见图9)以及增量信号调制器的相对高分辨率来减小一些数字驱动的线性电压调节器的输出中可能固有的电压纹波(参见图2)，以减小v
out
的纹波电压。
55.在一些实施例中，低通滤波器的使用还能改进调节器的电磁兼容性。在一些实施例中，使用非线性控制技术也可用于改进瞬态负载响应。
56.图10是平均器电路105的另一实施例的电路图。在图10的实施例中，平均器电路105用积分器1001实施。积分器1001对ddrive信号的电压电平进行积分以产生adrive信号的电压。
57.结合本文中所描述的一些实施例描述的特征可用本文中所描述的其它实施例实施。例如，数字控制器405可在具有脉宽调制器503的图5的实施例中使用。另外，本文中所描述的缓冲器电路103、平均器电路105和转换器电路109的不同实施例可彼此以任何组合用在线性电压调节器中。
58.尽管所示实施例中的晶体管(107、603、703、705、707)利用场效应晶体管(fet)实施，但在其它实施例中，所述晶体管可利用其它类型的晶体管实施。源极和漏极是fet的电流端。栅极是fet的控制端。
59.虽然已示出和描述本发明的特定实施例，但本领域的技术人员将认识到，基于本文中的教示，可在不脱离本发明和其更广泛方面的情况下做出另外的改变和修改，且因此，所附权利要求书意图将在本发明的真实精神和范围内的所有此类改变和修改涵盖在其范围内。

技术特征：
1.一种线性电压调节器，其特征在于，包括：功率晶体管，其包括耦合到电源端的第一电流端和供应调节后的电压的第二电流端；转换器电路，其包括提供串行码流的输出，所述串行码流的脉冲密度取决于所述调节后的电压与参考电压之间的电压差；数/模转换器电路，其包括接收所述串行码流的输入，所述数/模转换器电路包括平均器电路，所述平均器电路在输出处产生控制信号以控制所述功率晶体管的控制端的电压，以基于所述串行码流的所述脉冲密度来调节所述调节后的电压。2.根据权利要求1所述的线性电压调节器，其特征在于，所述转换器电路比较指示所述调节后的电压的电压与参考电压以提供电压差值。3.根据权利要求1所述的线性电压调节器，其特征在于，所述转换器电路包括脉宽调制器，所述脉宽调制器提供脉宽调制信号作为所述串行码流，所述串行码流的占空比取决于所述调节后的电压与参考电压之间的电压差。4.根据权利要求1所述的线性电压调节器，其特征在于，所述串行码流在第一电压域中产生，并且所述平均器电路包括接收串行信号的输入，所述串行信号由所述数/模转换器电路的缓冲器电路在不同于所述第一电压域的第二电压域中产生。5.根据权利要求1所述的线性电压调节器，其特征在于，所述数/模转换器电路包括将串行信号提供到所述平均器电路的输入的反相器，所述串行信号具有取决于所述调节后的电压与参考电压之间的所述电压差的脉冲密度。6.根据权利要求5所述的线性电压调节器，其特征在于，所述数/模转换器电路包括电平移位器，所述电平移位器将所述串行码流从第一电压域移位到第二电压域，以提供电平移位的串行码流，其中所述反相器在其输入处接收所述电平移位的串行码流。7.根据权利要求1所述的线性电压调节器，其特征在于，所述数/模转换器电路包括缓冲器电路，所述缓冲器电路的特征为电平移位缓冲器电路，所述电平移位缓冲器电路接收所述串行码流并将串行信号提供到所述平均器电路的输入，其中所述串行码流在第一电压域中，并且所述串行信号在不同于所述第一电压域的第二电压域中。8.一种用于通过线性电压调节器提供调节后的电压的方法，其特征在于，所述方法包括：在线性电压调节器的功率晶体管的电流端处提供调节后的电压；提供具有取决于所述调节后的电压与参考电压之间的差的脉冲密度的串行码流；将所述串行码流转换成控制所述功率晶体管的控制端的电压的信号，以基于所述串行码流的所述脉冲密度调节所述调节后的电压，所述信号由平均器电路提供。9.根据权利要求8所述的方法，其特征在于，所述转换所述串行码流包括将所述串行码流从第一电压域移位到不同于所述第一电压域的第二电压域。10.根据权利要求9所述的方法，其特征在于，所述转换所述串行码流由具有耦合到所述平均器电路的输入的输出的电平移位缓冲器执行。

技术总结
一种线性电压调节器包括转换器电路，所述转换器电路提供具有脉冲密度的串行码流，所述脉冲密度指示所述线性电压调节器的调节后的电压与参考电压之间的差。所述线性电压调节器还包括数/模转换器电路，所述数/模转换器电路包括接收所述串行码流的输入。所述数/模转换器电路包括平均器电路，所述平均器电路产生输出信号以控制所述线性电压调节器的功率晶体管的控制端的电压，以基于所述串行码流的所述脉冲密度来调节所述调节后的电压。脉冲密度来调节所述调节后的电压。脉冲密度来调节所述调节后的电压。


技术研发人员：J
受保护的技术使用者：恩智浦有限公司
技术研发日：2023.02.10
技术公布日：2023/8/14