QRNG芯片大规模生产方法与流程

qrng芯片大规模生产方法
技术领域
1.本发明涉及一种用于qrng芯片大规模生产——更具体地用于在短时间段内大规模生产qrng芯片——的方法。


背景技术：

2.总体上，本发明在随机数生成的背景下，并且更具体地在rng的制造方法的背景下。现代科学和技术中的许多任务利用随机数，包括模拟、统计取样、游戏应用和密码学，既有经典的又有量子的。良好的随机数生成器应以高速率产生具有高熵(entropy)的比特链。高熵意味着在比特被揭示之前没有人能够预测比特的值，熵也可以被理解为随机性。这在大多数现代密码算法和协议中是基本要求。实际上，所有通常采用的密码协议——诸如dsa-、rsa-和迪菲-赫尔曼(diffie-hellman)算法——遵循柯克霍夫(kerckhoffs)原则，该原则追溯到19世纪并且指出密码的安全性必须完全位于密钥中，即完全位于用作种子(seed)的随机序列中，该随机序列是完全不可预测的。因此，特别重要的是，在密码算法中使用的密钥是安全的，这在实践中要求其完全随机地被选择，即随机地被生成。
3.为了能够生成这样的随机序列，qrng包括实现控制其执行这样的随机数生成。
4.这些芯片是大规模生产的并且当然有必要进行检查以评估每个生产的芯片的功能和性能。具体地，通过不同的测试来执行评估，其中被称为最终测试(ft)的测试是极其重要的，因为它是对芯片执行的最后一次测试，该测试决定芯片是否可以被引入市场。
5.事实上，基于ft的结果，只有被分类为良好芯片的生产的芯片才可以被推向市场。
6.总体上，整个检查时间应尽可能短，以减少与测试成本密切相关的生产装备的占用时间和提高生产能力。通常，每个芯片的整个测试时间应花费数十秒。
7.总体上，由各种各样的随机数生成器生成的熵应遵循规范，如在例如国家标准与技术研究院(nist，national institute of standards and technology)或英国标准协会(bsi，british standards institution)等的标准的标准中定义的那些规范。
8.图1示出了nist sp800-90b中的熵源模型。
9.在nist sp800-90b中，存在两种测试，即iid测试——其准许核查随机变量的集合并且来自独立同分布——和非iid测试。这些测试允许评估嵌入在rng中的芯片的熵的质量，熵也通常被称为“随机性”。
10.一些用户请求使用非常长的rng样本长度来执行非iid测试结果，即测试序列应大于10mb，因为这指示生产的熵源的性能的度量(measure)。
11.通常，执行在非iid测试中定义的所有测试用例(test case)花费长的时间，因为存在17个不同的测试用例。此外，生成和测试长数据样本也花费时间。作为一个示例，在nist中，一个测试用例需要1到2个小时，因此，对于生产10,000个芯片的大规模生产，应需要10,000到20,000个小时的测试。
12.因此，根据现有技术，在大规模生产中不存在有价值地检查/评估熵源的质量的典型方式。
13.由于大多数rng旨在提供随机数作为最终输出，因此评估它们的随机数的质量的典型方式是基于联邦信息处理标准(fips，federal information processing standard)。
14.然而，最近qrng已经被设计用于提供熵源而不是提供随机数。因此，有必要具有一种新的用于测试它们的熵源的质量的方法。
15.作为一个示例，在nist sp800-90b中，非iid测试由17个测试用例组成，其中为了评估熵源的性能，执行“随机性”测试。事实上，许多切实可行的噪声源未能产生iid输出。因此，对于非iid数据，应根据噪声源的输出和任何调节部件(conditioning component)的输出计算以下估计量(estimator)，并且所有估计的最小值被认为是用于此推荐测试的熵源的熵评价。
16.非iid测试：
17.·
h-bit＝min(mcv bit,collision.,markov bit,compression,t-tuple bit，lrs bit，multi-mcw bit，lag bit，multi markov bit，lz78y bit)
18.·
h-org＝min(mcv org，t-tuple org，lrs org，multi mcw org，lag org，multi markov org，lz78y org)
19.以上估计量是最常见值估计(most common value estimate)、碰撞估计(collision estimate)、马尔可夫估计(markov estimate)、压缩估计(compression estimate)、t-元组估计(t-tuple estimate)、最长重复子串(lrs)估计(longest repeated substring estimate)、多重最常见窗口内预测估计(multi most common in window prediction estimate)、滞后预测估计(lag prediction estimate)、多重mmc预测估计(multimmc prediction estimate)和lz78y预测估计(lz78y prediction estimate)
20.根据此测试，得出最终最小熵，其中最终最小熵的范围从0(低/不良)到1(高/最好)：
21.·
h-min＝min(h-bit，h-org/8)
22.以下示出了测试结果的示例：
[0023][0024][0025][0026][0027]
其中chipid是被测试芯片的标识并且iteration是测试次数的数目。然而，如之前所提及的，由于时间限制，这些种类的测试用例在用于大规模生产的ft过程中是不合适的。因此，需要准许适于大规模生产以减少测试时间的这样的熵源评估/检查方法。因此，本发明的目的是显著减少大规模生产rng的测试时间。就这一点而言，本发明的主要目的是解决上文所提及的问题，并且更具体地，提供一种随机数生成芯片生产方法，该方法包括减少总测试时间以便适于大规模生产的熵源测试方法。


技术实现要素：

[0028]
本发明的时间减少目标的解决方案是通过减少测试数据长度和通过提高测试的准确度获得的。具体地，本发明使用块均匀性方法，该块均匀性方法仅测试由一个芯片输出的样本数据的一部分——被称为块——而不是整个数据序列。通常，被测试的部分具有从512kb到1024kb的长度，而不是之前所提及的10mb。
[0029]
可以在生产中对于每个单个芯片重复此块均匀性方法，以评估这样的芯片是否是良好的。
[0030]
除了此块均匀性方法之外，当样本数据不足够长时，块均匀性的波动变大，并且为了应对这样的波动，提出了一种替代或补充方法，该方法被称为像素均匀性方法。
[0031]
本发明的第一方面涉及一种rng芯片测试方法，所述方法包括：测试启动(start-up)阶段，其开始最终测试阶段；数据收集步骤，其中收集由所述rng芯片生成的具有1024kb、优选地512kb的长度的比特序列的帧；均匀性确定步骤，其包括根据以下公式计算所述比特序列的均匀性：
[0032][0033]
比较步骤，其中将确定的均匀性与预定阈值进行比较；以及判断步骤，其基于所述比较步骤的结果来判断所述芯片已经通过测试还是未通过测试。
[0034]
优选地，所述rng芯片测试方法还包括芯片样本管理步骤，所述芯片样本管理步骤包括：在未通过测试的情况下，丢弃芯片样本。
[0035]
有利地，所述数据收集步骤包括：对于芯片的64个像素中的每个，收集具有1024kb、优选地512kb的长度的比特序列的帧。
[0036]
根据本发明的一个优选实施方案，所述均匀性确定步骤包括：独立地计算全部64个像素的均匀性和全部64个像素的平均均匀性。
[0037]
有利地，所述比较步骤：将全部64个像素的平均均匀性与预定阈值进行比较，并且丢弃平均均匀性低于所述阈值的芯片。
[0038]
根据本发明的一个优选实施方案，所述rng芯片测试方法还包括峰均匀性测量步骤，所述峰均匀性测量步骤对于每个像素计算最小/最大峰值。
[0039]
优选地，所述rng芯片测试方法还包括补偿步骤，仅对于已经通过所述比较步骤的芯片运行所述补偿步骤，其中核查每个像素的峰均匀性。
[0040]
根据本发明的一个优选实施方案，所述判断步骤判断芯片的全部像素已经通过所述补偿步骤并且芯片被认为是良好的样本，或芯片中的至少一个像素未通过所述补偿步骤并且芯片被认为是不好的样本并且被认为是要被丢弃的。
[0041]
本发明的第二方面涉及一种rng芯片制造方法，所述rng芯片制造方法包括本发明的第一方面的rng芯片测试方法
[0042]
优选地，在大规模制造过程中涉及所述rng芯片制造方法。
[0043]
本发明的第三方面涉及一种随机数生成器，所述随机数生成器包括通过本发明的第二方面的rng芯片制造方法制造的芯片。
附图说明
[0044]
根据以下将参考附图的对本发明的至少一个实施方案的非限制性描述，本发明的另一些具体优点和特征将变得更加明显，其中
[0045]-图1表示nist sp800-90b中的熵源模型；
[0046]-图2示意性地表示使用本发明的块均匀性方法的最终测试过程的序列；
[0047]-图3示意性地表示用于本发明的块均匀性方法的数据收集；
[0048]-图4示意性地表示块均匀性方法结果的一个实施例；
[0049]-图5示意性地表示使用本发明的像素均匀性方法的最终测试过程的序列；
[0050]-图6示意性地表示用于本发明的像素均匀性方法的来自每个像素的数据收集。
具体实施方式
[0051]
本详细描述意在以非限制性方式例示本发明，因为一个实施方案的任何特征可以以有利方式与一个不同的实施方案的任何其他特征结合。
[0052]
图2示出了本发明的第一方面，该第一方面是一种用于计算qrng芯片中的均匀性的方法。根据被称为块均匀性方法的此方法，应从cmos图像传感器像素以某一长度如图3中所示出的那样收集来自被测试的rng或qrng的数据。在此，术语rng应定义任何类型的随机数生成器——包括量子随机数生成器等。另外，术语rng在此可以根据上下文独立地指整个rng或rng芯片。
[0053]
如上文所解释的，在实际场景中，当谈到大规模生产时，不可能——由于时间约束——执行完整的非iid测试以对样本是否是良好的并且是否可以被引入市场进行分类。
[0054]
由于此原因，本发明涉及一种rng芯片测试方法，该rng芯片测试方法包括开始最终测试的步骤，然后收集数据的步骤，所述数据优选地是具有1024kb、优选地512kb的长度的比特序列的帧。该rng芯片测试方法包括如图2中所示出的块均匀性步骤，所述块均匀性步骤根据以下公式解决了计算由rng输出的比特序列的均匀性的技术问题：
[0055][0056]
因此，均匀性指示以比特为单位的数据均匀分布的程度，并且此公式被应用使得，考虑到1个像素具有2比特并且呈现4种输出“00”、“01”、“10”、“11”。例如，在400个像素的数据之中，“00”示出101次；“01”示出103次，“10”示出97次，“11”示出：99，然后如下应用上述公式：
[0057]
均匀性＝(103-97)/(2
×
100)x100＝3％
[0058]
计算出的均匀性示出了采集的数据在一个动态范围内均匀分散(spread out)的程度。此特征是对随机性的基本要求。另一个优点是，在大规模生产中，均匀性更容易应用以将良好样本进行分类。实际上，为了验证提供熵源的芯片，执行由nist提供的诸如上文所描述的非iid和iid的测试，但是这花费大量的时间并且导致生产率的下降。因此，在大规模生产中存在一些优点。
[0059]
一旦计算出均匀性，就将其与截止(cut-off，分界)标准/值进行比较。该截止标准必须被设置为块均匀性的动态范围的上限值。然而，如图4中所示出的，当数据长度不足够长时，块均匀性具有大波动。
[0060]
由于此原因，块均匀性方法可以示出芯片的总体性能，但是其缺少精确地示出芯片中包括的每个像素的性能，因为一个有缺陷的像素可能被总体性能掩盖。
[0061]
由于此原因，还开发了一种替代/补充测试方法——图5中所示出的像素均匀性方法。
[0062]
该像素均匀性方法的最初的步骤的原理在某种程度上类似于块均匀性方法，因为其包括类似的最初的步骤，所述最初的步骤包括开始最终测试，然后收集数据，所述数据优选地是具有1024kb、优选地512kb的长度的比特序列的帧。主要区别在此在于对于每个像素收集帧的收集步骤。
[0063]
总体上，rng芯片具有64个像素并且此方法包括根据图6对于每个像素采集1024kb、优选地512kb的比特序列的帧。
[0064]
在收集数据之后，对于64个像素中的每个像素，运行根据上文用于块均匀性测试的相同的公式的像素均匀性测试。考虑到64个像素中的每个具有两个比特并且每个比特可以是0、1、2或3。
[0065]
基本上，均匀性的基本单位被计算为2比特，因此块均匀性方法和像素均匀性方法具有相同的公式。然而，如可以从图3和图6看到的，更确切地说，这些方法之间的差异在于收集数据以及是使用整个数据计算数据还是使用用于每个像素单元的数据计算数据。
[0066]
在这一点上两个过程独立地开始：
[0067]-第一过程是线性截止步骤，其中计算全部64个像素的平均均匀性，并且将该平均均匀性与阈值/截止标准/值进行比较，使得如果该平均均匀性未通过线性截止测试，则丢弃芯片，以及
[0068]-第二过程是对于每个像素的最小/最大峰值测量。
[0069]
在这一点上，如果线性截止步骤的结果是正的，即如果该平均均匀性是可接受的，则开始补偿步骤，其中核查每个像素的峰均匀性，即64个像素的均匀性之中的最大值。对于512k字节的帧，平均截止优选地是2.3％并且峰均匀性优选地是10％。
[0070]
此补偿步骤准许防止在小数目的像素中出现显著均匀性，该显著均匀性导致该像素中的误差或显著影响总体性能。例如，如果63个像素的均匀性理想地收敛到0，但是仅一个像素的均匀性大于10，则其不是均匀分布的熵源。为了防止此情况，补偿的概念通过峰均匀性被截止。
[0071]
在补偿步骤之后，或是芯片的全部像素已经通过峰均匀性并且芯片被认为是良好的样本并且被认为是可接受的，或是芯片的至少一个像素未通过峰均匀性并且芯片被认为是不好的样本并且被认为是要被丢弃的。
[0072]
此方法的优点是，由于每个像素在电子特征方面具有其自己的独特的特性，因此从每个像素提取的数据在均匀性上比块均匀性方法示出更小的波动。因此，当在ft过程中仅小的数据长度是可用的时，就产率/成本/准确度而言，像素均匀性比块均匀性甚至更有效。
[0073]
虽然已经结合多个实施方案描述了实施方案，但是显然，许多替代方案、改型和变化对适用领域的普通技术人员来说将是或是明显的。因此，本公开内容意在涵盖在本公开内容的范围内的所有这样的替代方案、改型、等同物和变化。例如，关于嵌入芯片的系统以及执行此方法的任何类型的硬件，情况尤其如此。

技术特征：
1.rng芯片测试方法，包括：测试启动阶段，其开始最终测试阶段，数据收集步骤，其中收集由所述rng芯片生成的具有1024kb、优选地512kb的长度的比特序列的帧，均匀性确定步骤，其包括根据以下公式计算所述比特序列的均匀性：比较步骤，其中将确定的均匀性与预定阈值进行比较，以及判断步骤，其基于所述比较步骤的结果来判断所述芯片已经通过测试还是未通过测试。2.根据权利要求1所述的rng芯片测试方法，其特征在于，所述方法还包括芯片样本管理步骤，所述芯片样本管理步骤包括：在未通过测试的情况下，丢弃芯片样本。3.根据权利要求1或2所述的rng芯片测试方法，其特征在于，所述数据收集步骤包括：对于芯片的64个像素中的每个，收集具有1024kb、优选地512kb的长度的比特序列的帧。4.根据权利要求3所述的rng芯片测试方法，其特征在于，所述均匀性确定步骤包括：独立地计算全部64个像素的均匀性和全部64个像素的平均均匀性。5.根据权利要求3或4所述的rng芯片测试方法，其特征在于，所述比较步骤将全部64个像素的平均均匀性与预定阈值进行比较，并且丢弃平均均匀性低于所述阈值的芯片。6.根据权利要求1至5中任一项所述的rng芯片测试方法，其特征在于，所述方法还包括峰均匀性测量步骤，所述峰均匀性测量步骤对于每个像素计算最小/最大峰值。7.根据权利要求1至6中任一项所述的rng芯片测试方法，其特征在于，所述方法还包括补偿步骤，仅对于已经通过所述比较步骤的芯片运行所述补偿步骤，其中检查每个像素的峰均匀性。8.根据权利要求7所述的rng芯片测试方法，其特征在于，所述判断步骤判断或是芯片的全部像素已经通过所述补偿步骤并且芯片被认为是良好的样本，或是芯片中的至少一个像素未通过所述补偿步骤并且芯片被认为是不好的样本并且被认为是要被丢弃的。9.rng芯片制造方法，包括根据权利要求1-8中任一项所述的rng芯片测试方法。10.根据权利要求9所述的rng芯片制造方法，其特征在于，大规模制造过程中涉及所述rng芯片制造方法。11.随机数生成器，包括通过根据权利要求10所述的rng芯片制造方法制造的芯片。

技术总结
本发明涉及一种RNG芯片测试方法，所述方法包括：测试启动阶段，其开始最终测试阶段；数据收集步骤，其中收集由所述RNG芯片生成的具有1024KB、优选地512KB的长度的比特序列的帧；均匀性确定步骤，其包括根据以下公式：公式(I)，计算所述比特序列的均匀性；比较步骤，其中将确定的均匀性与预定阈值进行比较；以及判断步骤，其基于所述比较步骤的结果来判断芯片已经通过测试还是未通过测试。已经通过测试还是未通过测试。已经通过测试还是未通过测试。已经通过测试还是未通过测试。


技术研发人员：H
受保护的技术使用者：ID量子技术公司
技术研发日：2021.11.17
技术公布日：2023/8/13