发光二极管和包括该发光二极管的显示装置的制作方法

1.本发明涉及一种发光二极管和包括该发光二极管的显示装置。


背景技术：

2.最近，对信息显示的兴趣已经增大。因此，对显示装置的研究和开发正在不断地进行。


技术实现要素：

3.技术问题
4.本发明的目的是为了提供一种能够稳定地从制造基底分离的发光二极管和包括该发光二极管的显示装置。
5.本发明的目的不限于上述目的，并且本领域普通技术人员将从下面的描述中清楚地理解这里未提及的其它目的。
6.技术方案
7.根据本发明的实施例的发光二极管可以包括：第一端和第二端，彼此面对；电流阻挡层、第一半导体层、活性层和第二半导体层；以及绝缘膜，围绕第一半导体层、活性层和第二半导体层的外周表面，并且在第二端处暴露电流阻挡层的至少一部分和第一半导体层的至少一部分。电流阻挡层、第一半导体层、活性层和第二半导体层可以在从第二端至第一端的方向上顺序地设置。
8.在实施例中，第一半导体层可以包括被掺杂以具有第一浓度的第一导电类型的半导体，并且电流阻挡层可以包括被掺杂以具有低于第一浓度的浓度的第一导电类型的半导体，或者包括未被掺杂的本征半导体。
9.在实施例中，第一半导体层和电流阻挡层可以包括相同的半导体材料。
10.在实施例中，第二半导体层可以包括第二导电型的半导体。
11.在实施例中，第一半导体层可以包括n型半导体，第二半导体层可以包括p型半导体。
12.在实施例中，电流阻挡层、第一半导体层和第二半导体层可以包括氮化物基半导体材料。
13.在实施例中，电流阻挡层可以包括绝缘材料。
14.在实施例中，发光二极管还可以包括：棒状发光体，包括电流阻挡层、第一半导体层、活性层、第二半导体层以及与第一端和第二端对应的两个底表面，其中，绝缘膜可以与发光体的除了与电流阻挡层的至少一部分和第一半导体层的至少一部分对应的环形外圆周表面之外的侧周区域叠置。
15.在实施例中，发光二极管还可以包括：电极层，定位在第一端处从而与第二半导体层相邻。
16.在实施例中，绝缘膜可以在第一端处暴露第二半导体层或与第二半导体层相邻的
电极层。
17.根据本发明的实施例的显示装置可以包括：像素，设置在显示区域中，其中，像素可以包括：第一电极和第二电极，彼此分开；发光二极管，设置第一电极与第二电极之间，发光二极管包括在从与第二电极相邻的第二端至与第一电极相邻的第一端的方向上顺序地设置的电流阻挡层、第一半导体层、活性层和第二半导体层；第一接触电极，电连接到第二半导体层；以及第二接触电极，电连接到第一半导体层。
18.在实施例中，发光二极管还可以包括绝缘膜，所述绝缘膜围绕第一半导体层、活性层和第二半导体层的外周表面，并且在第二端处暴露电流阻挡层的至少一部分和第一半导体层的至少一部分。
19.在实施例中，第二接触电极可以接触第一半导体层的暴露表面并且可以电连接到第一半导体层。
20.在实施例中，发光二极管可以包括：棒状发光体，包括电流阻挡层、第一半导体层、活性层、第二半导体层以及与第一端和第二端对应的两个底表面，并且绝缘膜可以与发光体的除了与电流阻挡层的至少一部分和第一半导体层的至少一部分对应的环形外周表面之外的侧周区域叠置。
21.在实施例中，绝缘膜可以在第一端处暴露第二半导体层或与第二半导体层相邻的电极层，并且第一接触电极可以在第一端处接触第二半导体层或电极层的暴露表面，并可以电连接到第二半导体层。
22.在实施例中，第一半导体层可以包括被掺杂以具有第一浓度的第一导电类型的半导体，并且电流阻挡层可以包括被掺杂以具有低于第一浓度的浓度的第一导电类型的半导体，或者包括未被掺杂的本征半导体。
23.在实施例中，第二半导体层可以包括第二导电型的半导体。
24.在实施例中，第一半导体层可以包括n型半导体，第二半导体层可以包括p型半导体。
25.在实施例中，电流阻挡层、第一半导体层和第二半导体层可以包括氮化物基半导体材料。
26.在实施例中，电流阻挡层可以包括绝缘材料。
27.其它实施例的具体情况包括在详细描述和附图中。
28.有益效果
29.根据本发明的实施例，可以通过在基底与发光二极管之间形成高度掺杂的蚀刻层并且通过电化学方法蚀刻蚀刻层使发光二极管与基底分离。
30.具体地，根据本发明的实施例，在蚀刻层上形成电流阻挡层以限制蚀刻区域，从而在防止损坏发光二极管的同时稳定地使发光二极管与基底分离。因此，可以改善发光二极管的质量，可以使其尺寸均匀，并且可以使分离表面平坦化。
31.另外，根据本发明的实施例，绝缘膜部分地形成在发光二极管的外周表面上，以便不覆盖第一半导体层的与电流阻挡层相邻的一个区域。因此，发光二极管可以通过第一半导体层的暴露表面(例如，环形侧周区域)容易地连接到特定电极(例如，第二接触电极)。
32.根据实施例的效果不受上面呈现的上述内容的限制，并且更多各种效果被并入本说明书中。
附图说明
33.图1是示出根据本发明的实施例的发光二极管的透视图。
34.图2a和图2b是图示根据本发明的实施例的发光二极管的剖视图。
35.图3a至图3h是示出根据本发明的实施例的制造发光二极管的方法的剖视图。
36.图4a至图4d是示出根据本发明的实施例的制造发光二极管的方法的剖视图。
37.图5a和图5b是示出根据本发明的实施例的制造发光二极管的方法的剖视图。
38.图6a和图6b是示出根据本发明的实施例的制造发光二极管的方法的剖视图。
39.图7是示出根据本发明的实施例的显示装置的平面图。
40.图8是示出根据本发明的实施例的像素的电路图。
41.图9是示出根据本发明实施例的像素的平面图。
42.图10a和图10b是示出根据本发明的实施例的像素的剖视图。
43.图11a和图11b是图10a的区域ar1的放大剖视图。
具体实施方式
44.由于本说明书允许各种变化和许多实施例，因此某些实施例将在附图中示出并在书面描述中详细描述。除非上下文另外清楚地指出，否则这里使用的单数形式“一”和“一个(种/者)”也旨在包括复数含义。
45.然而，本发明不限于下面的示例性实施例，并且可以以各种形式实施。另外，下面公开的示例性实施例中的每个可以单独实现，或者可以与至少一个其它实施例组合实现。
46.在附图中，为了清楚地示出本发明，可以省略与本发明的特征不直接相关的一些元件。另外，可以在尺寸或比率上稍微夸大附图中的一些元件。整个附图中的相同或相似的元件，即使它们示出在不同的附图中，也给出相同的附图标记和符号，并且将省略其重复的描述。
47.图1是示出根据本发明的实施例的发光二极管ld的透视图。图2a和图2b是示出根据本发明的实施例的发光二极管ld的剖视图。例如，图2a和图2b示出了沿着图1的线i-i'截取的发光二极管ld的剖面的不同实施例。与图2a的实施例相比，根据图2b的实施例的发光二极管ld还包括定位在第一端ep1处的电极层etl。
48.参照图1和图2a，发光二极管ld可以设置成在一个方向上延伸的棒形状，并且可以包括彼此面对的第一端ep1和第二端ep2。例如，发光二极管ld可以包括定位在长度方向dr_l(或厚度方向)上的两端处的第一端ep1和第二端ep2。在实施例中，第一端ep1可以包括发光二极管ld的第一底表面(或顶表面)和/或其外围区域(或外围部分)(例如，第二半导体层scl2定位在其中的区域部分)，以及其外围区域(例如，第二端ep2可以包括发光二极管ld的第二底表面(或下表面)和/或其外围部分(例如，电流阻挡层cbl和与电流阻挡层cbl相邻的第一半导体层scl1定位在其中的部分)。
49.在描述实施例时，条形状是指在长度方向dr_l上长(即，长宽比大于1)的棒状形状或的条状形状(诸如圆柱或多棱柱)，并且其剖面的形状不没有特别地限制。例如，发光二极管ld的长度可以大于其在宽度方向dr_w上的直径(或剖面的宽度)。
50.发光二极管ld可以包括在一个方向上顺序地设置和/或堆叠的电流阻挡层cbl、第一半导体层scl1、活性层act和第二半导体层scl2。例如，发光二极管ld可以包括在从第二
端ep2至第一端ep1的方向上顺序地堆叠和/或设置的电流阻挡层cbl、第一半导体层scl1、活性层act和第二半导体层scl2。电流阻挡层cbl可以设置在发光二极管ld的第二端ep2处，并且第二半导体层scl2可以设置在发光二极管ld的第一端ep1处。
51.电流阻挡层cbl、第一半导体层scl1、活性层act和第二半导体层scl2可以构成堆叠型和/或条状发光体lel。例如，发光体lel可以具有棒形状，并且包括在长度方向dr_l上顺序地堆叠的电流阻挡层cbl、第一半导体层scl1、活性层act和第二半导体层scl2，以及与发光二极管ld的第一端ep1和第二端ep2对应的两个底表面。
52.另一方面，在描述实施例时，电流阻挡层cbl已经被描述为包括在发光体lel中的元件，但是公开不限于此。例如，电流阻挡层cbl可以被认为是与发光体lel分离的元件。电流阻挡层cbl可以被认为定位在发光体lel的端部处。
53.发光二极管ld还可以包括围绕发光体lel的外周表面(例如，圆柱的侧表面)并暴露发光体lel在第一端ep1和第二端ep2处的区域部分的绝缘膜inf。例如，绝缘膜inf可以暴露发光体lel的一部分，使得发光二极管ld可以在第一端ep1和第二端ep2处电连接到电极或线。
54.例如，绝缘膜inf可以围绕第一半导体层scl1、活性层act和第二半导体层scl2的外周表面(例如，侧周)。绝缘膜inf可以在第一端ep1处暴露第二半导体层scl2的一部分(例如上表面)，并且可以在第二端ep2处暴露第一半导体层scl1的一部分和电流阻挡层cbl。例如，绝缘膜inf可以围绕发光体lel的除了与电流阻挡层cbl的区域和第一半导体层scl1的一部分对应的环形外周表面之外的侧周部分。根据实施例，即使在第一端ep1处，绝缘膜inf也可以至少部分地暴露与第二半导体层scl2的一个区域(或一部分)对应的环形外周表面。
55.参照图1、图2a和图2b，发光二极管ld还可以包括设置在第二半导体层scl2上的电极层etl。例如，发光二极管ld如图2a中所示地不包括电极层etl，或者可以如图2b中所示地包括定位在第一端ep1处以与第二半导体层scl2相邻的电极层etl。电极层etl可以设置在发光二极管ld的第一端ep1处，并且电流阻挡层cbl可以设置在发光二极管ld的第二端ep2处。电极层etl可以被认为是包括在发光体lel中的元件，或者被认为是与发光体lel分离的元件。
56.在发光二极管ld还包括电极层etl的情况下，绝缘膜inf可以在第一端ep1处暴露电极层etl的一个区域(或一部分)(例如，上表面)。绝缘膜inf可以围绕电极层etl的外周表面(例如侧周)，或者可以不围绕电极层etl的外周表面(例如侧周)。
57.类似地，发光二极管ld可以可选地进一步包括设置在第一半导体层scl1周围的另一电极层(未示出)。例如，发光二极管ld还可以包括设置在第一半导体层scl1与电流阻挡层cbl之间的至少一个电极层。当发光二极管ld还包括其它电极层时，绝缘膜inf也可以暴露所述其它电极层的外周表面(例如侧周)。
58.电流阻挡层cbl可以形成为使得没有电流流动或者仅小于参考电流的微小电流流动。例如，电流阻挡层cbl可以包括未被掺杂的本征半导体，或者可以包括掺杂有掺杂剂的第一导电类型的半导体，所述掺杂剂具有比第一半导体层scl1和/或第二半导体层scl2的掺杂剂低的浓度。作为另一示例，电流阻挡层cbl可以是包括至少一种绝缘材料的绝缘层。
59.在实施例中，电流阻挡层cbl可以包括氮化物基半导体材料。例如，电流阻挡层cbl可以包括选自于gan、inalgan、algan、ingan、aln和inn中的一种半导体材料。
60.在实施例中，电流阻挡层cbl和第一半导体层scl1可以包括相同的半导体材料。在实施例中，电流阻挡层cbl和第一半导体层scl1可以包括不同的半导体材料。
61.在实施例中，在第一半导体层scl1包括以第一浓度掺杂的第一导电类型的半导体(例如，以第一浓度掺杂的n型氮化物基半导体)的情况下，电流阻挡层cbl可以包括以低于第一浓度的浓度掺杂的第一导电类型的半导体(例如，以低浓度掺杂的n型氮化物基半导体)，或者可以包括未被掺杂的本征半导体(例如，氮化物基本征半导体)。当电流阻挡层cbl以低浓度掺杂时，电流阻挡层cbl和第一半导体层scl1可以掺杂有相同的导电类型(例如，n型)，并且可以包括与第一半导体层scl1的掺杂剂相同或不同的掺杂剂。
62.在实施例中，电流阻挡层cbl可以包括至少一种绝缘材料。可以通过电流阻挡层cbl基本上阻挡载流子的移动。可以用于形成电流阻挡层cbl的绝缘材料没有特别地限制，并且可以使用常规绝缘材料之中的至少一种绝缘材料作为电流阻挡层cbl的材料。
63.电流阻挡层cbl可以是基本上透明的或半透明的。因此，在发光二极管ld的内部产生的光可以穿过电流阻挡层cbl并且可以发射到发光二极管ld的外部。在实施例中，当由发光二极管ld产生的光不穿过电流阻挡层cbl地发射到发光二极管ld的外部时，电流阻挡层cbl可以是不透明的。
64.电流阻挡层cbl的在第二端ep2处暴露表面可以是基本上平坦的。例如，电流阻挡层cbl的表面可以具有约10nm或更小的粗糙度，并且可以是基本上平坦的。
65.第一半导体层scl1可以设置在电流阻挡层cbl上。第一半导体层scl1可以是包括第一导电类型的半导体(例如，n型半导体)的第一导电类型的半导体层。
66.在实施例中，第一半导体层scl1可以包括氮化物基半导体材料。例如，第一半导体层scl1包括选自于gan、inalgan、algan、ingan、aln和inn中的一种半导体材料，并且可以是掺杂有诸如si、ge和sn的第一导电型的掺杂剂的n型半导体层。然而，构成第一半导体层scl1的材料可以根据实施例不同地改变。
67.活性层act可以设置在第一半导体层scl1上，并且可以形成为单量子阱结构或多量子阱结构。活性层act的位置可以根据发光二极管ld的类型而不同地改变。活性层act可以发射具有约400nm至约900nm波长的光，并且可以使用双异质结构。
68.掺杂有导电掺杂剂的覆层(未示出)可以可选地设置在活性层act上方和/或下方。例如，覆层可以包括algan层或inalgan层。根据实施例，诸如algan或alingan的材料可以用于形成活性层act，并且各种其它材料可以用于形成活性层act。
69.第二半导体层scl2可以设置在活性层act上。第二半导体层scl2可以是与第一半导体层scl1不同类型的半导体层。例如，第二半导体层scl2可以是包括第二导电类型的半导体(例如，p型半导体)的第二导电类型的半导体层。
70.在实施例中，第二半导体层scl2可以包括与电流阻挡层cbl和/或第一半导体层scl1相同或不同的氮化物基半导体材料。例如，第二半导体层scl2包括选自于gan、inalgan、algan、ingan、aln和inn中的至少一种半导体材料，并且可以是掺杂有诸如mg的第二导电类型的掺杂剂的p型半导体层。然而，构成第二半导体层scl2的材料可以根据实施例不同地改变。
71.在实施例中，电流阻挡层cbl、第一半导体层scl1和第二半导体层scl2都可以包括氮化物基半导体材料。例如，电流阻挡层cbl、第一半导体层scl1和第二半导体层scl2可以
通过使用相同类型的氮化物基半导体材料通过不同地掺杂(例如，掺杂或未掺杂、不同的掺杂浓度和/或不同类型的掺杂剂等)来形成。因此，电流阻挡层cbl、第一半导体层scl1和第二半导体层scl2可以具有不同的电特性。
72.在实施例中，第一半导体层scl1和第二半导体层scl2可以在发光二极管ld的长度方向dr_l上具有不同的长度(或厚度)。作为示例，第一半导体层scl1可以在发光二极管ld的长度方向dr_l上比第二半导体层scl2长(或厚)。因此，活性层act可以设置为与距第一端ep1相比靠近第二端ep2。
73.电极层etl可以可选地设置在第二半导体层scl2上。电极层etl可以保护第二半导体层scl2。电极层etl可以是用于将第二半导体层scl2顺利地电连接到电极或线的接触电极。例如，电极层etl可以是欧姆接触电极或肖特基接触电极。
74.在描述实施例时，术语“连接(或结合)”可以泛指物理和/或电连接(或结合)。术语“连接(或结合)”可以泛指直接或间接连接(或直接或间接结合)以及一体或非一体连接(或者一体或非一体结合)。
75.电极层etl可以是基本上透明的或半透明的。因此，在发光二极管ld的内部产生的光可以穿过电极层etl，并且可以发射到发光二极管ld的外部。另一方面，在由发光二极管ld产生的光不穿过电极层etl地发射到发光二极管ld的外部时，电极层etl可以是不透明的。
76.在实施例中，电极层etl可以包括金属或金属氧化物。例如，电极层etl可以单独使用或组合使用金属(诸如铬(cr)、钛(ti)、铝(al)、金(au)、镍(ni)或铜(cu))、金属的氧化物或合金以及透明导电材料(诸如氧化铟锡(ito)、氧化铟锌(izo)、氧化铟锡锌(itzo)、氧化锌(zno)或氧化铟(in2o3))来形成。
77.绝缘膜inf可以包括透明绝缘材料。因此，在活性层act中产生的光可以穿过绝缘膜inf并且可以发射到发光二极管ld的外部。例如，绝缘膜inf可以包括选自于sio2或未限制的氧化硅(sio
x
)、si3n4或未限制的氮化硅(sin
x
)、al2o3或未限制的氧化铝(al
x
oy)以及tio2或未限制的氧化钛(ti
x
oy)中的至少一种绝缘材料，但是公开不限于此。
78.绝缘膜inf可以包括单层或多层。例如，绝缘膜inf可以包括双层膜。
79.在实施例中，绝缘膜inf可以在至少一部分(例如上部和下部中的至少一者)中被部分地蚀刻。例如，绝缘膜inf可以在第一端ep1处被部分地蚀刻以具有圆滑形状。
80.绝缘膜inf可以从发光二极管ld的第一端ep1和第二端ep2被部分地或完全地去除。因此，电流阻挡层cbl、第一半导体层scl1、第二半导体层scl2、电极层etl和/或其它电极层(例如，设置在电流阻挡层cbl与第一半导体层scl1之间的其它电极层)可以被部分地暴露。
81.在绝缘膜inf设置为围绕发光二极管ld的表面(具体地，第一半导体层scl1、活性层act和第二半导体层scl2的外周表面)的情况下，可以防止发光二极管ld中的短路缺陷。因此，可以确保发光二极管ld的电稳定性。
82.在绝缘膜inf设置在发光二极管ld的表面上的情况下，可以通过使发光二极管ld的表面缺陷最小化来改善寿命和效率。即使在多个发光二极管ld紧密接触时，也能够防止在发光二极管ld之间发生短路缺陷。
83.在实施例中，可以对发光二极管ld进行表面处理。例如，可以对发光二极管ld中的
每个进行表面处理，使得发光二极管ld在流体溶液(或包括至少一种类型的发光二极管ld的发光二极管墨)中不会过度聚集。作为与其相关的非限制性示例，绝缘膜inf本身可以使用疏水材料形成为疏水膜，或者可以在绝缘膜inf上另外地形成包括疏水材料的疏水膜。
84.在实施例中，发光二极管ld可以具有纳米级至微米级程度的尺寸。例如，发光二极管ld可以具有纳米级至微米级程度的直径(或剖面的宽度)和/或长度。作为示例，发光二极管ld可以具有在数百纳米范围内的直径和在数微米范围内的长度。但是，发光二极管ld的尺寸可以改变。例如，发光二极管ld可以根据使用发光二极管ld作为光源的各种发光装置的设计条件而形成为各种尺寸。发光二极管ld的结构、形状和/或类型可以根据实施例改变。
85.在驱动电压施加到发光二极管ld的情况下，电子-空穴对在活性层act中复合以使发光二极管ld发光。利用该原理，可以控制发光二极管ld的发光。
86.发光二极管ld可以在需要光源的各种装置中使用。例如，发光二极管ld可以布置在显示装置的每个像素中，并且发光二极管ld可以用作每个像素的光源。然而，发光二极管ld的应用领域不限于上述示例。例如，发光二极管ld可以在需要光源的其它类型的电子装置(诸如照明装置)中使用。
87.图3a至图3h是示出根据本发明的实施例的制造发光二极管ld的方法的剖视图。作为示例，图3a至图3h顺序地示出了根据实施例的制造图1和图2a的发光二极管ld的方法。
88.首先参照图1至图3a，准备基底sb。在基底sb上顺序地形成第一牺牲层l1、第二牺牲层l2、蚀刻层ecl、电流阻挡层cbl、第一半导体层scl1、活性层act和第二半导体层scl2。
89.基底sb可以是用于外延生长的制造基底。基底sb可以是市售的单晶基底，但是不限于此。在实施例中，基底sb可以是gaas、gap或inp基底。基底sb可以包括在其表面上具有gaas层的zno基底。也可以应用其间具有缓冲层的、在其表面上具有gaas层的ge基底和在si晶圆上具有gaas层的si基底。
90.基底sb可以是各种类型和/或材料的基底。例如，在满足用于制造发光二极管ld的选择性且能够顺利地执行外延生长时，基底sb的材料没有特别地限制。
91.可以在基底sb上顺序地形成第一牺牲层l1和第二牺牲层l2。可以通过外延生长形成第一牺牲层l1和第二牺牲层l2。
92.第一牺牲层l1和第二牺牲层l2可以在制造发光二极管ld的工艺中定位在发光二极管ld与基底sb之间，并且可以将发光二极管ld和基底sb彼此物理分离。第一牺牲层l1和第二牺牲层l2可以是在制造发光二极管ld工艺中最终与发光二极管ld分离的层。
93.在实施例中，第一牺牲层l1可以包括诸如gan、gaas、alas或algaas的半导体材料。第一牺牲层l1可以包括未被掺杂杂质的本征半导体。
94.在实施例中，第二牺牲层l2和第一牺牲层l1可以包括相同的半导体材料。例如，第二牺牲层l2可以包括诸如gan、gaas、alas或algaas的半导体材料。
95.在实施例中，第二牺牲层l2与蚀刻层ecl和/或第一半导体层scl1可以包括相同的半导体材料(例如，氮化物基半导体材料)，并且可以掺杂有类似于蚀刻层ecl和/或第一半导体层scl1的第一导电类型(例如，n型)。第二牺牲层l2可以掺杂有比蚀刻层ecl低的浓度，并且可以被掺杂以具有足以在将基底sb和发光二极管ld彼此分离的工艺中使载流子能够移动的导电性。
96.在第二牺牲层l2上形成蚀刻层ecl。蚀刻层ecl可以包括以高浓度掺杂的半导体材料。例如，蚀刻层ecl可以包括以高于第二牺牲层l2和/或第一半导体层scl1的浓度掺杂的第一导电类型的半导体(例如，n型半导体)。蚀刻层ecl是在将基底sb和发光二极管ld彼此分离的工艺中通过电化学方法蚀刻并被去除的层，并且可以掺杂有足以通过电化学反应促进蚀刻的浓度。
97.在实施例中，蚀刻层ecl与第二牺牲层l2、电流阻挡层cbl和/或第一半导体层scl1可以包括相同的半导体材料(例如，氮化物基半导体材料)，并且可以具有比第二牺牲层l2和电流阻挡层cbl的导电性高的导电性。例如，蚀刻层ecl可以掺杂有比第二牺牲层l2和电流阻挡层cbl高的浓度，以便具有高的导电性。
98.在蚀刻层ecl上形成电流阻挡层cbl。电流阻挡层cbl可以包括未被掺杂或以低浓度被掺杂的半导体材料。作为另一示例，电流阻挡层cbl可以包括绝缘材料。作为示例，电流阻挡层cbl可以不具有导电性或具有低导电性，以便在将基底sb和发光二极管ld彼此分离的工艺中用作用于防止载流子(例如，电荷或电子)在蚀刻层ecl与第一半导体层scl1之间移动的阻挡件。
99.由于形成电流阻挡层cbl，可以限制在将基底sb和发光二极管ld彼此分离的工艺中发生电化学蚀刻的部分。例如，通过在蚀刻层ecl与第一半导体层scl1之间形成电流阻挡层cbl，电化学蚀刻可以集中在目标层(即，蚀刻层ecl)上。通过阻止载流子流入到第一半导体层scl1中，电流基本上不会在包括第一半导体层scl1的上层中流动。因此，可以防止在将基底sb和发光二极管ld彼此分离的工艺中对第一半导体层scl1等的损坏，并且发光二极管ld的分离表面(例如，图2a和图2b中的第二端ep2)可以基本上平坦化。
100.在电流阻挡层cbl上形成第一半导体层scl1。第一半导体层scl1可以通过外延生长形成，并且可以通过金属有机化学气相沉积(mocvd)方法、分子束外延(mbe)方法、气相外延(vpe)方法、液相外延(lpe)方法等形成，但是公开不限于此。
101.在实施例中，第一半导体层scl1可以包括包含iii族(ga、al、in)至v族(p、as)元素的半导体材料。例如，第一半导体层scl1可以包括诸如gan、inalgan、algan、ingan、aln或inn的半导体材料，并且可以包括掺杂有诸如si、ge和sn的第一导电类型的掺杂剂(例如，n型掺杂剂)的第一导电类型的半导体。
102.在第一半导体层scl1上形成活性层act。活性层act是电子和空穴在其中彼此复合的部分。当电子和空穴彼此复合时，活性层act转变到低能级，并且可以发射具有与其对应的波长的光。活性层act可以以单量子阱结构或多量子阱结构形成，并且可以包括选自于gainp、algainp、gaas、algaas、ingaas、ingaasp、inp和inas中的至少一种材料，但是公开不限于此。
103.在活性层act上形成第二半导体层scl2。在实施例中，第二半导体层scl2可以包括包含iii族(ga、al、in)至v族(p，as)元素的半导体材料。例如，第二半导体层scl2可以包括诸如gan、inalgan、algan、ingan、aln或inn的半导体材料，并且可以包括掺杂有诸如mg的第二导电类型的掺杂剂(例如，p型掺杂剂)的第二导电类型的半导体。
104.参照图1至图3b，在竖直方向上蚀刻第一半导体层scl1、活性层act和第二半导体层scl2。例如，在将掩模(未示出)放置在基底sb上之后，可以将包括第一半导体层scl1、活性层act和第二半导体层scl2的叠层蚀刻成棒形状。根据实施例，第一半导体层scl1在竖直
方向上被蚀刻了除了其下部的部分厚度之外的剩余厚度，并且活性层act和第二半导体层scl2在竖直方向上被蚀刻了整个厚度，使得第一半导体层scl1、活性层act和第二半导体层scl2被蚀刻成棒形状。
105.在实施例中，可以以纳米级或微米级间隔和/或尺寸蚀刻第一半导体层scl1、活性层act和第二半导体层scl2。因此，可以在单个基底sb上制造均具有纳米级或微米级尺寸的发光二极管ld。
106.参照图1至图3c，在第一半导体层scl1、活性层act和第二半导体层scl2的蚀刻的表面上形成绝缘膜inf。绝缘膜inf可以使用选自于氧化硅(sio
x
)、氮化硅(sin
x
)、氮氧化硅(sio
x
ny)、氧化铝(al
x
oy)和氧化钛(ti
x
oy)中的至少一种绝缘材料形成，但是公开不限于此。
107.参照图1至图3d，蚀刻绝缘膜inf，使得第二半导体层scl2的上表面被暴露。绝缘膜inf可以甚至在第二半导体层scl2的未被蚀刻的上表面上被蚀刻。
108.参照图1至图3e，在竖直方向上将第二半导体层scl2蚀刻剩余厚度，并且在竖直方向上蚀刻电流阻挡层cbl和蚀刻层ecl。在实施例中，可以蚀刻第二半导体层scl2、电流阻挡层cbl和蚀刻层ecl，使得第二牺牲层l2被暴露。因此，蚀刻层ecl的侧表面可以在每个发光体lel下面被暴露。可以不蚀刻第二牺牲层l2或者可以蚀刻第二牺牲层l2以具有部分厚度，使得第二牺牲层l2的上表面可以被暴露。
109.参照图1至图3f，在第二牺牲层l2上形成电极e1。例如，可以通过在第二牺牲层l2上形成金属图案来形成电极e1。电极e1可以用于施加电场，以在随后的工艺中通过电化学方法将基底sb和发光二极管ld彼此分离。
110.参照图1至图3g，将其上形成有发光体lel的基底sb与另一电极e2一起浸入电解质中，使得至少蚀刻层ecl被浸入，并且通过将电压施加到电极e1和e2来形成电场。例如，通过将正电压施加到电极e1，形成在第二牺牲层l2上的电极e1可以用作氧化电极(阳极)，并且通过将负电压施加到电极e2，电极e2可以用作还原电极(阴极)。
111.作为电解质，可以使用草酸等，但是公开不限于此。例如，可以使用另一类型的电解质，这使得在蚀刻层ecl的界面处发生氧化还原反应，从而蚀刻层ecl可以被分解。
112.在实施例中，当蚀刻层ecl是包括gan的半导体层时，在蚀刻层ecl与电解质之间的界面处可以发生如下面的化学式1中所示的氧化还原反应。因此，可以使用电化学方法蚀刻蚀刻层ecl。
113.[化学式1]
[0114]
2gan+2h+
→
2ga3++n2
[0115]
参照图1至图3h，当蚀刻层ecl被蚀刻时，发光二极管ld可以与基底sb分离。
[0116]
根据上述实施例，发光二极管ld中的每个可以通过电化学方法与基底sb分离。通过在蚀刻层ecl与第一半导体层scl1之间形成电流阻挡层cbl，在将基底sb和发光二极管ld彼此分离的工艺中被蚀刻的区域部分可以被蚀刻层ecl限制。
[0117]
因此，可以防止在将基底sb和发光二极管ld彼此分离的工艺中对第一半导体层scl1的损坏，并且可以使发光二极管ld的分离表面平坦化。通过将在基底sb上制造的发光二极管ld分离为均匀的长度，发光二极管ld的尺寸(例如，长度)可以是均匀的。
[0118]
图4a至图4d是示出根据本发明的实施例的制造发光二极管ld的方法的剖视图。作为示例，图4a至图4d顺序地示出了根据实施例的制造图1和图2b的发光二极管ld的方法，并
且聚焦于与图3a至图3h的实施例的构造不同的构造，示出了根据实施例的制造图1和图2b的发光二极管ld的方法。在描述图4a至图4d的实施例时，将省略与图3a至图3h的实施例类似的或相同的构造的详细描述。
[0119]
参照图1至图4a，在基底sb上顺序地形成第一牺牲层l1、第二牺牲层l2、蚀刻层ecl、电流阻挡层cbl、第一半导体层scl1、活性层act、第二半导体层scl2和电极层etl。例如，在本实施例中，在第二半导体层scl2上进一步形成了电极层etl。
[0120]
电极层etl可以包括金属或金属氧化物。在实施例中，电极层etl可以包括诸如ito的透明金属氧化物，以便使发射到发光二极管ld外部的光的损失最小化并改善发光二极管ld中的第二半导体层scl2的电流扩散效果。
[0121]
参照图1至图4b，可以在竖直方向上蚀刻第一半导体层scl1、活性层act、第二半导体层scl2和电极层etl。例如，包括第一半导体层scl1、活性层act、第二半导体层scl2和电极层etl的叠层可以被蚀刻成棒形状。
[0122]
参照图1至图4c，可以在第一半导体层scl1、活性层act、第二半导体层scl2和电极层etl的被蚀刻的表面上形成绝缘膜inf。
[0123]
参照图1至图4d，可以蚀刻绝缘膜inf，使得电极层etl的上表面被暴露。
[0124]
可以执行与图3e至图3h中所示的基本上相同或相似的工艺，以制造如图2b的实施例中的包括电极层etl的发光二极管ld。
[0125]
图5a和图5b以及图6a和图6b是示出根据本发明的实施例的制造发光二极管ld的方法的剖视图。作为示例，图5a和图5b以及图6a和图6b公开了关于蚀刻层ecl的不同修改实施例，并且聚焦于蚀刻层ecl示出了根据相应实施例的制造发光二极管ld的方法。在描述图5a和图5b以及图6a和图6b的实施例时，将省略对与实施例(例如，图3a至图3h的实施例)相似或相同的构造的详细描述。
[0126]
参照图5a和图5b，可以将蚀刻层ecl形成为多层。例如，如图5a中所示，在第二牺牲层l2上形成多层蚀刻层ecl之后，可以在多层蚀刻层ecl上顺序地形成电流阻挡层cbl、第一半导体层scl1、活性层act和第二半导体层scl2。
[0127]
蚀刻层ecl可以形成为包括顺序地形成在第二牺牲层l2上的第一蚀刻层ecl1和第二蚀刻层ecl2的至少双层。第一蚀刻层ecl1和第二蚀刻层ecl2可以掺杂有不同浓度。例如，第一蚀刻层ecl1和第二蚀刻层ecl2可以包括相同的半导体材料和/或掺杂剂，并且第一蚀刻层ecl1掺杂有比第二蚀刻层ecl2的高的浓度。
[0128]
蚀刻层ecl可以形成为包括三层或更多层的多层。例如，蚀刻层ecl还可以包括第三蚀刻层ecl3和第四蚀刻层ecl4中的至少一个。
[0129]
在第二蚀刻层ecl2上设置第三蚀刻层ecl3，并且第三蚀刻层ecl3可以掺杂有与第二蚀刻层ecl2不同的浓度。例如，第二蚀刻层ecl2和第三蚀刻层ecl3可以包括相同的半导体材料和/或掺杂剂，并且第三蚀刻层ecl3掺杂有比第二蚀刻层ecl2高的浓度。
[0130]
在第三蚀刻层ecl3上设置第四蚀刻层ecl4，并且第四蚀刻层ecl4可以掺杂有与第三蚀刻层ecl3不同的浓度。例如，第三蚀刻层ecl3和第四蚀刻层ecl4可以包括相同的半导体材料和/或掺杂剂，并且第四蚀刻层ecl4掺杂有比第三蚀刻层ecl3高的浓度。
[0131]
如此，如图5b中所示，在蚀刻层ecl是包括具有不同掺杂浓度的多个层的多层的情况下，在将基底sb和发光二极管ld彼此分离的工艺中，可以增大与电解质的反应性。因此，
发光二极管ld能够更容易地与基底sb分离。
[0132]
参照图6a和图6b，蚀刻层ecl可以包括形成在其表面上的细孔hl。例如，如图6a中所示，在在竖直方向上蚀刻蚀刻层ecl等之后，可以在蚀刻层ecl的表面上形成细孔hl。细孔hl可以增大蚀刻层ecl的与电解质接触的表面积，并且细孔hl的尺寸、形状和/或数量没有特别地限制。
[0133]
如此，如图6b中所示，在蚀刻层ecl包括细孔hl的情况下，可以在将基底sb和发光二极管ld彼此分离的工艺中增大与电解质的反应性。因此，发光二极管ld能够更容易地与基底sb分离。
[0134]
图7是示出根据本发明的实施例的显示装置dd的平面图。作为示例，图7示出了作为能够使用图1、图2a和图2b的实施例中描述的发光二极管ld作为光源的装置的示例的显示装置dd。具体地，将聚焦于显示面板dp描述显示装置dd的结构。
[0135]
图7示出了聚焦于显示区域da简要地示出了显示面板dp的结构。然而，根据实施例，还可以在显示面板dp上设置至少一个驱动电路单元、线和/或垫(pad，或称为“焊盘”)。
[0136]
参照图7，显示面板dp包括基体层bsl和设置在基体层bsl上的像素pxl。
[0137]
基体层bsl和包括该基体层bsl的显示面板dp可以包括用于显示图像的显示区域da和除了显示区域da之外的非显示区域na。像素pxl可以设置在显示区域da中，并且电连接到像素pxl的线、垫和/或嵌入式电路单元可以设置在非显示区域na中。
[0138]
显示面板dp可以设置成各种形状。作为示例，显示面板dp可以设置成矩形的板形状，但是公开不限于此。例如，显示面板dp可以具有诸如圆形形状、椭圆形形状等的形状。显示面板dp可以包括有角度的边缘和/或弯曲的边缘。
[0139]
为了方便起见，图7示出显示面板dp具有矩形的板形状。显示面板dp的短边的延伸方向由第一方向dr1表示，显示面板dp的长边的延伸方向由第二方向dr2表示，并且与长边的延伸方向和短边的延伸方向垂直的方向(例如，显示面板dp的厚度或高度方向)由第三方向dr3表示。
[0140]
显示区域da可以具有各种形状。例如，显示区域da可以具有诸如矩形形状、圆形形状或椭圆形形状的各种形状。
[0141]
像素pxl可以在基体层bsl上设置在显示区域da中。作为示例，显示区域da可以包括其中设置有每个像素pxl的像素区域。
[0142]
像素pxl可以包括被控制信号(例如，扫描信号和数据信号)和/或电源(例如，第一电源和第二电源)驱动的至少一个光源。在实施例中，光源可以包括根据图1、图2a和/或图2b的实施例的至少一个发光二极管ld(例如，具有纳米级至微米级程度的尺寸的棒状发光二极管ld)。
[0143]
像素pxl可以具有根据下面将要描述的实施例中的至少一个实施例的结构。例如，每个像素pxl可以具有下面将要描述的实施例中的一个实施例应用到的结构，或者至少两个实施例组合地应用到的结构。
[0144]
像素pxl可以是有源像素，但是公开不限于此。例如，像素pxl可以是无源像素。
[0145]
图8是示出根据本发明的实施例的像素pxl的电路图。图8中示出的每个像素pxl可以是设置在图7的显示区域da中的像素pxl中的一个。设置在显示区域da中的像素pxl可以构造成彼此基本上相同或相似。
[0146]
参照图8，像素pxl包括用于产生具有与数据信号对应的亮度的光的发射部emu。像素pxl还可以包括用于驱动发射部emu的像素电路pxc。
[0147]
发射部emu包括电连接在第一电源vdd与第二电源vss之间的至少一个发光二极管ld。作为示例，发射部emu可以包括发光二极管ld。
[0148]
例如，发射部emu可以包括通过像素电路pxc和第一电力线pl1电连接到第一电源vdd的第一电极elt1、通过第二电力线pl2电连接到第二电源vss的第二电极elt2以及并联电连接在第一电极elt1与第二电极elt2之间的发光二极管ld。第一电极elt1可以是发射部emu的阳极电极，并且第二电极elt2可以是发射部emu的阴极电极。
[0149]
在正向方向上电连接在第一电源vdd与第二电源vss之间的发光二极管ld中的每个可以构造成有效光源。这些有效光源可以被汇集以构造成像素pxl的发射部emu。
[0150]
第一电源vdd和第二电源vss可以具有不同电位的电压。例如，第一电源vdd的电压可以是高电位电源，第二电源vss的电压可以是低电位电源。在像素pxl的发射时段期间，第一电源vdd与第二电源vss之间的电位差可以设定为大于或等于发光二极管ld的阈值电压。
[0151]
发光二极管ld可以发射具有与通过像素电路pxc供应的驱动电流对应的亮度的光。在每个帧周期期间，像素电路pxc可以将与在对应的帧中将要表现的灰度值对应的驱动电流供应到发射部emu。供应到发射部emu的驱动电流可以被划分并供应到在正向方向上电连接的发光二极管ld。因此，在发光二极管ld中的每个发射具有与流过它的电流对应的亮度的光的同时，发射部emu可以发射具有与驱动电流对应的亮度的光。
[0152]
在实施例中，发射部emu还可以包括至少一个无效光源。例如，发射部emu还可以包括无效发光二极管，该无效发光二极管在相反的方向上在第一电极elt1与第二电极elt2之间对准，或者不完全地(或未正当地)连接在第一电极elt1与第二电极elt2之间。即使在将驱动电压施加在第一电极elt与第二电极elt2之间的情况下，无效发光二极管也可以保持非发射状态。
[0153]
尽管示出了其中像素pxl包括具有并联结构的发射部emu的实施例，但是公开不限于此。例如，像素pxl可以包括具有串联结构或者串联/并联结构的发射部emu。例如，发射部emu可以包括在第一电极elt1与第二电极elt2之间以串联结构或者串联/并联结构电连接的发光二极管ld。
[0154]
像素电路pxc可以电连接在第一电源vdd与发射部emu之间。另外，像素电路pxc可以电连接到像素pxl的扫描线sl和数据线dl，以响应于分别从扫描线sl和数据线dl供应的扫描信号和数据信号来控制发射部emu的操作。像素电路pxc可选地还可以电连接到感测信号线ssl和感测线senl。
[0155]
像素电路pxc可以包括至少一个晶体管和电容器。例如，像素电路pxc可以包括第一晶体管m1、第二晶体管m2、第三晶体管m3和电容器cst。
[0156]
第一晶体管m1可以电连接在第一电源vdd与发射部emu的第一电极elt1之间。第一晶体管m1的栅电极可以电连接到第一节点n1。第一晶体管m1可以响应于第一节点n1的电压来控制供应到发射部emu的驱动电流。例如，第一晶体管m1可以是像素pxl的驱动晶体管。
[0157]
在实施例中，第一晶体管m1可以可选地包括底部金属层bml(也称为“背栅电极”)。第一晶体管m1的栅电极和底部金属层bml可以彼此叠置，并且绝缘层置于第一晶体管m1的栅电极与底部金属层bml之间。在实施例中，底部金属层bml可以电连接到第一晶体管m1的
一个电极，例如，源电极(或漏电极)。
[0158]
在其中第一晶体管m1包括底部金属层bml的实施例中，在像素pxl被驱动的情况下，通过将反向偏置电压施加到第一晶体管m1的底部金属层bml，可以应用使第一晶体管m1的阈值电压在负方向或正方向上移位的反向偏置技术(或sync技术)。例如，可以通过将底部金属层bml电连接到第一晶体管m1的源电极来应用源-同步(source-snyc)技术。在通过将底部金属层bml布置在构成第一晶体管m1的沟道的半导体图案下面来阻挡入射到半导体图案上的光的情况下，可以使第一晶体管m1的操作特性稳定。
[0159]
第二晶体管m2可以电连接在数据线dl与第一节点n1之间。第二晶体管m2的栅电极可以电连接到扫描线sl。在从扫描线sl供应栅极导通电压(例如，高电平电压)的扫描信号的情况下，第二晶体管m2导通，并将数据线dl电连接到第一节点n1。
[0160]
在每个帧周期期间，可以将对应帧的数据信号供应到数据线dl，并且在其中供应栅极导通电压的扫描信号的时段期间，数据信号通过导通的第二晶体管m2传输到第一节点n1。例如，第二晶体管m2可以是用于将每个数据信号传输到像素pxl的开关晶体管。
[0161]
电容器cst的一个电极可以电连接到第一节点n1，电容器cst的另一电极可以电连接到第一晶体管m1的第二电极。在每个帧周期期间，电容器cst可以充有与供应到第一节点n1的数据信号对应的电压。
[0162]
第三晶体管m3可以电连接在第一晶体管m1的第二电极(和/或发射部emu的第一电极elt1)与感测线senl之间。第三晶体管m3的栅电极可以电连接到感测信号线ssl。第三晶体管m3可以根据供应到感测信号线ssl的感测信号将施加到第一晶体管m1的第二电极的电压值传输到感测线senl。通过感测线senl传输的电压值可以被提供到外部电路(例如，时序控制器)并用于补偿像素pxl的特征偏差。
[0163]
尽管图8示出了包括在像素电路pxc中的晶体管都是n型晶体管，但是公开不限于此。例如，第一晶体管m1、第二晶体管m2和第三晶体管m3中的至少一个可以被改变为p型晶体管。
[0164]
像素pxl的结构和驱动方法可以根据实施例不同地改变。例如，像素电路pxc可以不包括第三晶体管m3。像素电路pxc还可以包括其它电路元件，诸如用于补偿第一晶体管m1等的阈值电压的补偿晶体管、用于使第一节点n1和/或发射部emu的第一电极elt1的电压初始化的初始化晶体管、用于控制驱动电流被供应到发射部emu的时段的发射控制晶体管和/或用于使第一节点n1的电压升压的升压电容器。
[0165]
在实施例中，当像素pxl是无源发光显示装置的像素时，可以省略像素电路pxc。发射部emu可以直接连接到扫描线sl、数据线dl、第一电力线pl1和第二电力线pl2和/或其它信号线或电力线。
[0166]
图9是示出根据本发明的实施例的像素pxl的平面图。图9示出了聚焦于发射部emu的像素pxl的结构。例如，如在图8的实施例中，图9示出了包括第一电极elt1、第二电极elt2和并联连接在第一电极elt1与第二电极elt2之间的多个发光二极管ld的发射部emu的结构。
[0167]
图9示出了其中发射部emu中的每个通过第一接触孔ch1和第二接触孔ch2电连接到特定电力线(例如，第一电力线pl1和/或第二电力线pl2)、电路元件(例如，构成像素电路pxc的至少一个电路元件)和/或信号线(例如，扫描线sl和/或数据线dl)的实施例。然而，公
开不限于此。例如，在实施例中，像素pxl中的每个的第一电极elt1和第二电极elt2中的至少一个可以直接电连接到电力线和/或信号线，而不穿过接触孔和/或中间线。
[0168]
参照图9，像素pxl设置在每个像素区域pxa中。像素区域pxa可以概括地指其中设置有用于构成像素pxl的电路元件的像素电路区域以及其中设置有像素pxl的发射部emu的发射区域ea。
[0169]
像素区域pxa包括发射区域ea和围绕发射区域ea的非发射区域nea。像素区域pxa还可以包括设置在非发射区域nea之间并且与发射区域ea分开的分离区域spa。堤bnk可以在非发射区域nea中设置，并且堤bnk可以在发射区域ea和/或分离区域spa中不设置。
[0170]
发射区域ea可以是其中构成每个像素pxl的发射部emu的至少一个发光二极管ld被供应并对准的区域。在下文中，假设在每个发射区域ea中设置多个发光二极管ld，对每个实施例的结构进行描述。
[0171]
电连接到发光二极管ld和/或第一接触电极cne1和第二接触电极cne2的电极(例如，第一电极elt1和第二电极elt2)或者电极的一个区域可以设置在发射区域ea中。
[0172]
像素pxl可以包括在发射区域ea中彼此分开的第一电极elt1和第二电极elt2以及在第一电极elt1与第二电极elt2之间设置和/或对准的发光二极管ld。这里，在第一电极elt1和第二电极elt2之间设置和/或对准发光二极管ld可以意味着，在平面图中，发光二极管ld中的每个的至少一部分位于第一电极elt1与第二电极elt2之间。
[0173]
像素pxl还可以包括电连接到发光二极管ld的第一接触电极cne1和第二接触电极cne2。像素pxl还可以包括至少一个其它电极、导电图案和/或绝缘图案。例如，像素pxl还可以包括设置在第一电极elt1和第二电极elt2下面的至少一个堤图案(例如，图10a和图10b的第一堤图案bnp1和第二堤图案bnp2)，以便与第一电极elt1和第二电极elt2中的每个的一部分叠置。
[0174]
第一电极elt1和第二电极elt2可以在第一方向dr1上彼此分开，并且可以在第二方向dr2上延伸。第一方向dr1和第二方向dr2可以是彼此交叉的方向(例如，彼此正交)。在实施例中，第一方向dr1可以是显示区域da的水平方向(或行方向)，第二方向dr2可以是显示区域da的竖直方向(或列方向)，但是公开不限于此。
[0175]
图9示出了其中一个第一电极elt1和一个第二电极elt2设置在每个发射区域ea中的实施例，但是公开不限于此。例如，可以改变设置在每个像素pxl中的第一电极elt1和/或第二电极elt2的数量。
[0176]
在第一电极elt1设置在一个像素pxl中的情况下，第一电极elt1可以彼此一体地或非一体地连接(或者可以彼此成一体或不成一体)。类似地，在第二电极elt2设置在一个像素pxl中的情况下，第二电极elt2可以彼此一体地或非一体地连接。
[0177]
第一电极elt1和/或第二电极elt2可以具有针对每个像素pxl分离的图案，或者可以具有共同地连接到像素pxl的图案。例如，第一电极elt1中的每个可以具有从位于对应的发射区域ea的外部的分离区域spa切断的独立图案。每个第二电极elt2可以穿过分离区域spa并延伸到相应的像素区域pxa的外部，以便一体地连接到相邻像素pxl的第二电极elt2，或者具有在位于对应的发射区域ea的外部的分离区域spa中切断的独立图案。
[0178]
在形成像素pxl的工艺之前，具体地，在完成发光二极管ld的对准之前，像素pxl的设置在显示区域da中的第一电极elt1可以彼此电连接，并且像素pxl的第二电极elt2可以
彼此电连接。例如，在完成发光二极管ld的对准之前，像素pxl的第一电极elt1可以彼此一体地或非一体地连接以形成第一对准线，并且像素pxl的第二电极elt2可以彼此一体地或非一体地连接以形成第二对准线。
[0179]
在对准发光二极管ld的步骤中，第一对准线和第二对准线可以分别接收第一对准信号和第二对准信号。第一对准信号和第二对准信号可以具有不同的波形、电位和/或相位。因此，在第一对准线与第二对准线之间形成电场，使得提供到发射区域ea的发光二极管ld可以在第一对准线与第二对准线之间对准。在完成发光二极管ld的对准之后，可以通过在分离区域spa等中至少切割第一对准线并将第一对准线分离成相应的第一电极elt1来分别地驱动像素pxl。
[0180]
第一电极elt1可以通过第一接触孔ch1电连接到电路元件(例如，构成像素电路pxc的至少一个晶体管)、电力线(例如，第一电力线pl1)和/或信号线(例如，扫描线sl、数据线dl或控制线)。在另一实施例中，第一电极elt1可以直接地电连接到电力线或信号线。
[0181]
在实施例中，第一电极elt1可以电连接到设置在第一接触孔ch1下面的电路元件，并且通过该电路元件电连接到第一线。第一线可以是用于供应第一电源vdd的第一电力线pl1，但是公开不限于此。
[0182]
第二电极elt2可以通过第二接触孔ch2电连接到电路元件(例如，构成像素电路pxc的至少一个晶体管)、电力线(例如，第二电力线pl2)和/或信号线(例如，扫描线sl、数据线dl或控制线)。在实施例中，第二电极elt2可以直接地电连接到电力线或信号线。
[0183]
在实施例中，第二电极elt2可以通过第二接触孔ch2电连接到设置在其下面的第二线。第二线可以是用于供应第二电源vss的第二电力线pl2，但是公开不限于此。
[0184]
第一接触孔ch1和第二接触孔ch2中的每个可以与堤bnk叠置或不叠置。例如，第一接触孔ch1和第二接触孔ch2可以在发射区域ea与分离区域spa之间设置在非发射区域nea中，并且可以与堤bnk叠置。在实施例中，第一接触孔ch1和第二接触孔ch2中的至少一个可以设置在发射区域ea或分离区域spa中。
[0185]
第一电极elt1和第二电极elt2中的每个可以包括单层或多层。例如，第一电极elt1可以包括包含反射导电材料的至少一个反射电极层，并且可以可选地还包括至少一个透明电极层和/或导电覆盖层。类似地，第二电极elt2可以包括包含反射导电材料的至少一个反射电极层，并且可以可选地还包括至少一个透明电极层和/或导电覆盖层。反射导电材料可以是在可见光波段中具有高反射率的金属，例如，选自于铝(al)、金(au)和银(ag)中的至少一种金属材料，但是公开不限于此。
[0186]
发光二极管ld可以在第一电极elt1与第二电极elt2之间对准。例如，发光二极管ld可以在第一电极elt1与第二电极elt2之间对准和/或并联电连接。例如，发光二极管ld中的每个可以在第一方向dr1上在第一电极elt1与第二电极elt2之间对准，并且可以电连接在第一电极elt1与第二电极elt2之间。
[0187]
尽管图9示出了所有发光二极管ld在第一方向dr1上均匀地对准，但是公开不限于此。例如，发光二极管ld中的至少一个在第一电极elt1与第二电极elt2之间在相对于第一方向dr1和第二方向dr2倾斜的倾斜方向上布置。
[0188]
根据实施例，发光二极管ld中的每个可以是使用具有无机晶体结构的材料的超小尺寸(诸如纳米级至微米级尺寸)的发光二极管，但是公开不限于此。发光二极管ld中的每
个可以是如图1、图2a和图2b中示出的棒状发光二极管，但是公开不限于此。
[0189]
发光二极管ld中的每个可以包括第一端ep1和第二端ep2。第一端ep1可以设置为与第一电极elt1相邻，并且第二端ep2可以设置为与第二电极elt2相邻。第一端ep1可以与第一电极elt1叠置或不叠置。第二端ep2可以与第二电极elt2叠置或不叠置。
[0190]
在实施例中，发光二极管ld中的每个的第一端ep1可以通过第一接触电极cne1电连接到第一电极elt1。在实施例中，发光二极管ld中的每个的第一端ep1可以直接连接到第一电极elt1。在实施例中，发光二极管ld中的每个的第一端ep1可以仅电连接到第一接触电极cne1，并且可以不电连接到第一电极elt1。在这种情况下，发光二极管ld可以通过第一接触电极cne1电连接到电极、线或电路元件。
[0191]
类似地，发光二极管ld中的每个的第二端ep2可以通过第二接触电极cne2电连接到第二电极elt2，或者可以直接连接到第二电极elt2。作为另一示例，发光二极管ld中的每个的第二端ep2可以仅电连接到第二接触电极cne2，并且可以不电连接到第二电极elt2。发光二极管ld可以通过第二接触电极cne2电连接到特定电极、线或电路元件。
[0192]
发光二极管ld可以被制备成分散在溶液中，并且可以通过喷墨方法或狭缝涂覆方法供应到每个发射区域ea。在将发光二极管ld供应到发射区域ea的状态下，在将对准信号施加到像素pxl的第一电极elt1和第二电极elt2(或第一对准线和第二对准线)的情况下，在第一电极elt1与第二电极elt2之间形成电场，使得发光二极管ld对准。在对准发光二极管ld之后，可以通过干燥工艺等去除溶剂。
[0193]
第一接触电极cne1和第二接触电极cne2可以分别形成在发光二极管ld的第一端ep1和第二端ep2上。
[0194]
第一接触电极cne1可以设置在第一端ep1上，以便电连接到发光二极管ld的第一端ep1。第一接触电极cne1可以设置在第一电极elt1上并电连接到第一电极elt1。
[0195]
第二接触电极cne2可以设置在第二端ep2上，以便电连接到发光二极管ld的第二端ep2。第二接触电极cne2可以设置在第二电极elt2上并电连接到第二电极elt2。
[0196]
堤bnk可以设置在发射区域ea周围以便围绕每个像素pxl的发射区域ea。例如，堤bnk可以设置在每个像素区域pxa的外部部分和/或相邻像素区域pxa之间的部分中，以便围绕每个发射区域ea。例如，堤bnk可以包括与每个像素pxl的发射区域ea对应的第一开口opa1，并且可以在遍及整个显示区域da具有网格形状。
[0197]
在实施例中，堤bnk还可以包括与在第一方向dr1和/或第二方向dr2上的相邻像素pxl之间的分离区域spa对应的第二开口opa2。因此，第一对准线和第二对准线可以在分离区域spa中容易地电断开，因此第一对准线和第二对准线可以被分离为每个像素pxl的第一电极elt1和第二电极elt2。
[0198]
堤bnk可以与第一电极elt1和/或第二电极elt2部分地叠置或者不叠置。例如，第一电极elt1和/或第二电极elt2可以延伸到其中形成有堤bnk的非发射区域nea，或者可以在发射区域ea中被切断。
[0199]
堤bnk可以与第一接触孔ch1和/或第二接触孔ch2叠置或不叠置。例如，第一接触孔ch1和/或第二接触孔ch2可以形成在非发射区域nea中，或者可以形成在发射区域ea或分离区域spa中。
[0200]
堤bnk可以包括至少一种光阻挡材料和/或至少一种反射材料，从而防止相邻像素
pxl之间的光泄漏。例如，堤bnk可以包括至少一种黑色矩阵材料和/或特定颜色的滤色器材料。
[0201]
在将发光二极管ld供应到每个像素pxl的步骤中，堤bnk可以限定发光二极管ld将要供应到的每个发射区域ea。例如，由于每个发射区域ea由堤bnk分隔开，因此可以供应期望的类型和/或量的发光二极管墨(例如，包括至少一种类型的发光二极管ld的溶液)。
[0202]
图10a和图10b是示出根据本发明的实施例的像素pxl的剖视图。例如，图10a和图10b示出了沿着图9的线ii-ii'截取的像素pxl的剖面的不同实施例。与图10a的实施例相比，图10b的实施例还包括设置在第一接触电极cne1与第二接触电极cne2之间的第三绝缘层ins3。
[0203]
作为可以设置在电路层pcl中的电路元件的示例，图10a和图10b示出了的任意的晶体管m(例如，通过第一接触孔ch1和桥接图案brp电连接到第一电极elt1并包括底部金属层bml的第一晶体管m1)。作为可以设置在电路层pcl中的线的示例，图10a和图10b示出了通过第二接触孔ch2电连接到第二电极elt2的第二电力线pl2。
[0204]
参照图7至图10b，像素pxl和包括该像素pxl的显示面板dp可以包括设置在基体层bsl的一个表面上的电路层pcl和显示层dpl。例如，显示区域da可以包括设置在基体层bsl的一个表面上的电路层pcl和设置在电路层pcl上的显示层dpl。然而，电路层pcl和显示层dpl的位置可以根据实施例改变。
[0205]
构成像素pxl的像素电路pxc的电路元件和电连接到其的各种线可以设置在电路层pcl的每个像素区域pxa中。构成像素pxl的发射部emu的第一电极elt1和第二电极elt2、发光二极管ld以及第一接触电极cne1和第二接触电极cne2可以设置在显示层dpl的每个像素区域pxa中。
[0206]
除了电路元件和线之外，电路层pcl还可以包括绝缘层。例如，电路层pcl可以包括顺序地设置在基体层bsl的一个表面上的缓冲层bfl、栅极绝缘层gi、第一层间绝缘层ild1、第二层间绝缘层ild2和/或钝化层psv。
[0207]
电路层pcl可以可选地进一步包括第一导电层，第一导电层包括底部金属层bml。
[0208]
例如，第一导电层可以设置在基体层bsl与缓冲层bfl之间，并且可以包括与第一晶体管m1的栅电极ge和/或半导体图案scp叠置的底部金属层bml。在实施例中，底部金属层bml可以电连接到第一晶体管m1的一个电极(例如，源电极或漏电极)。
[0209]
缓冲层bfl可以设置在包括第一导电层的基体层bsl的一个表面上。缓冲层bfl可以防止杂质扩散到每个电路元件中。
[0210]
半导体层可以设置在缓冲层bfl上。半导体层可以包括每个晶体管m的半导体图案scp。半导体图案scp可以包括与栅电极ge叠置的沟道区以及设置在沟道区两侧上的第一导电区和第二导电区(例如，源区和漏区)。
[0211]
半导体图案scp可以是包括多晶硅、非晶硅、氧化物半导体等的半导体图案。半导体图案scp的第一导电区和第二导电区可以掺杂有不同的导电类型。
[0212]
栅极绝缘层gi可以设置在半导体层上。第二导电层可以设置在栅极绝缘层gi上。
[0213]
第二导电层可以包括每个晶体管m的栅电极ge。第二导电层还可以包括电容器cst的一个电极和/或线(例如，扫描线sl)。
[0214]
第一层间绝缘层ild1可以设置在第二导电层上。第三导电层可以设置在第一层间
绝缘层ild1上。
[0215]
第三导电层可以包括每个晶体管m的第一晶体管电极te1和第二晶体管电极te2。第一晶体管电极te1和第二晶体管电极te2可以是源电极和漏电极。另外，第三导电层还可以包括电容器cst的一个电极和/或特定线(例如，数据线dl)。
[0216]
第二层间绝缘层ild2可以设置在第三导电层上。第四导电层可以设置在第二层间绝缘层ild2上。
[0217]
缓冲层bfl、栅极绝缘层gi、第一层间绝缘层ild1和第二层间绝缘层ild2中的每个可以包括单层或多层，并且可以包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。例如，缓冲层bfl、栅极绝缘层gi、第一层间绝缘层ild1和第二层间绝缘层ild2中的每个可以包括包含氮化硅(sin
x
)、氧化硅(sio
x
)或氮氧化硅(sio
x
ny)的各种类型的有机/无机绝缘材料。
[0218]
第四导电层可以包括桥接图案brp和/或将电路层pcl连接到显示层dpl的线(例如，第一电力线pl1和/或第二电力线pl2)。桥接图案brp可以通过第一接触孔ch1电连接到发射部emu的第一电极elt1。第二电力线pl2可以通过第二接触孔ch2电连接到发射部emu的第二电极elt2。
[0219]
构成第一导电层至第四导电层的导电图案、电极和/或线中的每个可以通过包括至少一种导电材料而具有导电性，并且其材料没有特别地限制。例如，构成第一导电层至第四导电层的导电图案、电极和/或线中的每个可以包括选自于钼(mo)、铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钛(ti)、钽(ta)、钨(w)和铜(cu)中的至少一种金属，但是公开不限于此。
[0220]
钝化层psv可以设置在第四导电层上。钝化层psv可以至少包括有机绝缘层，并且可以使电路层pcl的表面基本上平坦化。显示层dpl可以设置在钝化层psv上。
[0221]
钝化层psv可以包括单层或多层，并且可以包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。例如，钝化层psv可以包括至少一个有机绝缘层，并且可以使电路层pcl的表面基本上平坦化。在实施例中，有机绝缘层可以包括选自于聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种，但是公开不限于此。
[0222]
显示层dpl可以包括每个像素pxl的发射部emu。例如，显示层dpl可以包括设置在每个像素pxl的发射区域ea中的第一电极elt1和第二电极elt2、发光二极管ld以及第一接触电极cne1和第二接触电极cne2。
[0223]
显示层dpl还可以包括用于使第一电极elt1和第二电极elt2中的每个的一部分向上突出的堤图案bnp，和/或围绕每个发射区域ea的堤bnk。显示层dpl还可以包括至少一个导电层和/或绝缘层。
[0224]
例如，显示层dpl可以包括顺序地形成在电路层pcl上的堤图案bnp、第一电极elt1和第二电极elt2、第一绝缘层ins1、堤bnk、发光二极管ld、绝缘图案inp、第一接触电极cne1和第二接触电极cne2以及第二绝缘层ins2。
[0225]
在实施例中，如图10a中所示，第一接触电极cne1和第二接触电极cne2可以设置在同一层。在实施例中，如图10b中所示，第一接触电极cne1和第二接触电极cne2可以分离并设置在不同层。显示层dpl还可以包括设置在第一接触电极cne1与第二接触电极cne2之间
的第三绝缘层ins3。例如，第三绝缘层ins3可以覆盖第一接触电极cne1，并且第三绝缘层ins3的一端可以设置在第一接触电极cne1与第二接触电极cne2之间。
[0226]
根据实施例，可以改变堤bnk的剖面位置。在实施例中，堤bnk可以形成在第一绝缘层ins1上。在实施例中，堤bnk可以与堤图案bnp设置在同一层。堤bnk可以与堤图案bnp成一体或不成一体，并且可以与堤图案bnp叠置或不叠置。
[0227]
堤图案bnp可以可选地形成在基体层bsl的其上形成有电路层pcl等的一个表面上。例如，堤图案bnp可以在基体层bsl的高度方向上(例如，在第三方向dr3上)从电路层pcl突出。堤图案bnp可以设置在第一电极elt1和第二电极elt2下面，以便与第一电极elt1和第二电极elt2中的每个的一部分叠置。因此，第一电极elt1和第二电极elt2可以在与堤图案bnp叠置的部分中向上突出。
[0228]
堤图案bnp在发光二极管ld周围形成反射壁结构，并且可以形成为分离的或一体的图案。例如，堤图案bnp可以包括彼此分离的第一堤图案bnp1和第二堤图案bnp2。第一堤图案bnp1可以设置在第一电极elt1下面以与第一电极elt1的一部分叠置，第二堤图案bnp2可以设置在第二电极elt2下面以与第二电极elt2的一部分叠置。在实施例中，堤图案bnp可以形成为一体的堤图案，所述堤图案具有与其中设置有发光二极管ld的部分对应的开口或凹槽，并且围绕所述部分。
[0229]
在堤图案bnp设置在第一电极elt1和第二电极elt2中的每个的一部分下面的情况下，第一电极elt1和第二电极elt2可以在其中形成有堤图案bnp的区域中向上突出。因此，堤图案bnp可以与第一电极elt1和第二电极elt2一起形成反射壁结构。
[0230]
例如，第一电极elt1和第二电极elt2和/或堤图案bnp可以由反射材料形成，或者反射层可以形成在第一电极elt1和第二电极elt2和/或堤图案bnp的突出的侧壁上。因此，从发光二极管ld的面对第一电极elt1和第二电极elt2的第一端ep1和第二端ep2发射的光可以被进一步引导以指向显示面板dp的正向方向。显示面板dp的正向方向可以包括与显示面板dp垂直的方向(例如，第三方向dr3)，并且还可以笼统地指落入到观看视角范围内的方向。如上所述，当第一电极elt1和第二电极elt2中的每个的一个区域通过使用堤图案bnp向上突出时，可以改善像素pxl的光效率。
[0231]
在实施例中，像素pxl可以不包括堤图案bnp。第一电极elt1和第二电极elt2可以具有基本上平坦的表面或者可以因为第一电极elt1和第二电极elt2形成为对于每个区域具有不同的厚度而具有不平坦的表面。
[0232]
堤图案bnp可以包括绝缘材料，该绝缘材料包括至少一种无机材料和/或至少一种有机材料。例如，堤图案bnp可以包括至少一个无机膜，该无机膜包括诸如氮化硅(sin
x
)、氧化硅(sio
x
)或氮氧化硅(sio
x
ny)的各种无机绝缘材料。作为另一示例，堤图案bnp可以包括包含各种类型的有机绝缘材料的至少一个有机膜，或者可以包括包含有机材料/无机材料的组合的单层或多层的绝缘体。
[0233]
堤图案bnp可以具有各种形状。在实施例中，如图10a和图10b中所示，堤图案bnp可以具有相对于基体层bsl以一定范围的角度倾斜的侧壁。在实施例中，堤图案bnp的侧壁可以具有弯曲形状或台阶形状。
[0234]
第一电极elt1和第二电极elt2可以形成在堤图案bnp上。第一电极elt1和第二电极elt2可以在与堤图案bnp叠置的区域中在基体层bsl的高度方向上突出。
[0235]
第一电极elt1和第二电极elt2中的每个可以包括至少一种导电材料。例如，第一电极elt1和第二电极elt2中的每个可以包括包含银(ag)、镁(mg)、铝(al)、铂(pt)、钯(pd)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钛(ti)、钼(mo)和铜(cu)的各种金属材料中的至少一种金属、包含所述至少一种金属的合金、诸如氧化铟锡(ito)、氧化铟锌(izo)、氧化铟锡锌(itzo)、氧化锌(zno)、掺杂铝的氧化锌(azo)、掺杂镓的氧化锌(gzo)、氧化锌锡(zto)、氧化镓锡(gto)或掺杂氟的氧化锡(fto)的导电氧化物以及诸如聚(3,4-乙撑二氧噻吩)(pedot)的导电聚合物中的至少一种导电材料，但是公开不限于此。例如，第一电极elt1和第二电极elt2中的每个可以包括碳纳米管、石墨烯或其它导电材料。例如，第一电极elt1和第二电极elt2可以通过包括各种导电材料中的至少一种而具有导电性，并且第一电极elt1和第二电极elt2的材料没有特别地限制。第一电极elt1和第二电极elt2可以包括彼此相同或不同的导电材料。
[0236]
第一电极elt1和第二电极elt2中的每个可以包括单层或多层。例如，第一电极elt1和第二电极elt2中的每个可以包括包含反射导电材料(例如，金属)的反射电极层。第一电极elt1和第二电极elt2中的每个可选地还可以包括选自于设置在反射电极层上方和/或下方的透明电极层以及覆盖反射电极层和/或透明电极层的上部的导电覆盖层中的至少一个。
[0237]
第一绝缘层ins1可以形成在第一电极elt1和第二电极elt2上。例如，第一绝缘层ins1可以覆盖第一电极elt1和第二电极elt2中的每个的一部分(或与第一电极elt1和第二电极elt2中的每个的一部分叠置)，并且可以包括使第一电极elt1和第二电极elt2中的每个的另一部分暴露的开口。例如，第一绝缘层ins1可以包括形成在堤图案bnp的上表面上的开口。在实施例中，第一绝缘层ins1可以包括用于将第一电极elt1和第二电极elt2分别电连接到第一接触电极cne1和第二接触电极cne2的接触孔。
[0238]
第一绝缘层ins1可以包括单层或多层，并且可以包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。在实施例中，第一绝缘层ins1可以包括至少一种类型的无机绝缘材料，所述无机绝缘材料包括氮化硅(sin
x
)、氧化硅(sio
x
)或氮氧化硅(sio
x
ny)。
[0239]
在其中第一绝缘层ins1开口的部分(或其中每个接触孔形成在第一绝缘层ins1中的部分)中，第一电极elt1和第二电极elt2可以分别电连接到接触电极cne1和cne2。
[0240]
由于第一电极elt1和第二电极elt2被第一绝缘层ins1覆盖，因此可以防止在后续工艺中对第一电极elt1和第二电极elt2的损坏。还可以防止由于第一电极elt1和第二电极elt2与发光二极管ld不适当地连接而发生短路缺陷。
[0241]
发光二极管ld可以在其中形成第一绝缘层ins1等的发射区域ea中被供应和对准。发光二极管ld中的每个可以在第一电极elt1与第二电极elt2之间对准。
[0242]
在供应发光二极管ld之前，堤bnk可以形成在发射区域ea周围。例如，堤bnk可以形成在显示区域da中以围绕每个发射区域ea。因此，可以限定发光二极管ld将要供应到的每个发射区域ea。
[0243]
绝缘图案inp可以设置在发光二极管ld的部分上。例如，绝缘图案inp可以局部地设置在发光二极管ld上，以暴露发光二极管ld中的每个的第一端ep1和第二端ep2。
[0244]
绝缘图案inp可以包括单层或多层，并且可以包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。例如，绝缘图案inp可以包括各种类型的有机/无机绝缘材料，包括氮
化硅(sin
x
)、氧化硅(sio
x
)、氧化铝(al
x
oy)和光致抗蚀剂(pr)。
[0245]
在完成发光二极管ld的对准之后，在发光二极管ld上形成绝缘图案inp的情况下，发光二极管ld可以被稳定地固定。
[0246]
在实施例中，在由于由第一电极elt1和第二电极elt2形成的高度差而在第一绝缘层ins1与发光二极管ld之间形成空间的情况下，该空间可以填充有在形成绝缘图案inp的工艺中引入的绝缘材料。然而，根据实施例，空间可以不被完全地填充。
[0247]
发光二极管ld的未被绝缘图案inp覆盖的两端(例如第一端ep1和第二端ep2)可以分别被第一接触电极cne1和第二接触电极cne2覆盖。
[0248]
第一接触电极cne1和第二接触电极cne2可以彼此分离。例如，第一接触电极cne1和第二接触电极cne2可以在发光二极管ld的第一端ep1和第二端ep2上彼此分开，并且绝缘图案inp置于第一接触电极cne1与第二接触电极cne2之间。因此，第一接触电极cne1和第二接触电极cne2可以分别电连接到第一端ep1和第二端ep2。
[0249]
第一接触电极cne1和第二接触电极cne2可以设置在第一电极elt1和第二电极elt2上，以覆盖第一电极elt1和第二电极elt2中的每个的暴露部分。例如，第一接触电极cne1和第二接触电极cne2可以设置在第一电极elt1和第二电极elt2上，以便在堤图案bnp上或在堤图案bnp周围接触第一电极elt1和第二电极elt2。因此，第一接触电极cne1和第二接触电极cne2可以分别电连接到第一电极elt1和第二电极elt2。
[0250]
如在图10a的实施例中，在第一接触电极cne1和第二接触电极cne2形成在同一层的情况下，第一接触电极cne1和第二接触电极cne2可以在同一工艺中同时形成或者可以顺序地形成，并且可以省略第三绝缘层ins3。可以简化制造像素pxl的工艺。
[0251]
如在图10b的实施例中，在第一接触电极cne1和第二接触电极cne2形成在不同层并且第三绝缘层ins3置于第一接触电极cne1与第二接触电极cne2之间的情况下，第一接触电极cne1、第三绝缘层ins3和第二接触电极cne2可以顺序地形成。第一接触电极cne1和第二接触电极cne2可以更稳定地分离。
[0252]
第三绝缘层ins3可以包括单层或多层，并且可以包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。在实施例中，第三绝缘层ins3可以包括至少一个无机绝缘膜，所述至少一个无机绝缘膜包括至少一种类型的无机绝缘材料，所述至少一种类型的无机绝缘材料包括氮化硅(sin
x
)、氧化硅(sio
x
)或氮氧化硅(sio
x
ny)。
[0253]
第一接触电极cne1和第二接触电极cne2可以包括各种透明导电材料。例如，第一接触电极cne1和第二接触电极cne2可以包括包含ito、izo、itzo、zno、azo、gzo、zto、gto和fto的各种透明导电材料中的至少一种，并且可以被实现为基本上透明或半透明的以满足一定的透射率。因此，从发光二极管ld通过第一端ep1和第二端ep2发射的光可以穿过第一接触电极cne1和第二接触电极cne2，并且可以被发射到显示面板dp的外部。
[0254]
第二绝缘层ins2可以设置在第一接触电极cne1和第二接触电极cne2上。例如，第二绝缘层ins2可以形成在整个显示区域da中，以便覆盖堤图案bnp、第一电极elt1和第二电极elt2、第一绝缘层ins1、堤bnk、发光二极管ld、绝缘图案inp、第一接触电极cne1和第二接触电极cne2和/或第三绝缘层ins3(或者与堤图案bnp、第一电极elt1和第二电极elt2、第一绝缘层ins1、堤bnk、发光二极管ld、绝缘图案inp、第一接触电极cne1和第二接触电极cne2和/或第三绝缘层ins3叠置)。
[0255]
第二绝缘层ins2可以包括至少一个无机膜和/或至少一个有机膜。例如，第二绝缘层ins2可以包括单层或多层，并且可以包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。例如，第二绝缘层ins2可以包括各种类型的有机/无机绝缘材料，所述各种类型的有机/无机绝缘材料包括氮化硅(sin
x
)、氧化硅(sio
x
)、氮氧化硅(sio
x
ny)或氧化铝(al
x
oy)。
[0256]
在实施例中，第二绝缘层ins2可以包括具有多层结构的薄膜封装层。例如，第二绝缘层ins2可以被设置为具有多层结构的封装层(例如，薄膜封装层)，该多层结构包括至少两个无机绝缘层和在至少两个无机绝缘层之间的至少一个有机绝缘层。然而，第二绝缘层ins2的材料和/或结构可以不同地改变。根据实施例，在第二绝缘层ins2上还可以设置至少一个外覆层、至少一个填料层和/或至少一个上基底。
[0257]
图11a和图11b是其中放大了图10a的区域ar1的剖视图。例如，图11a是包括根据图1和图2a的实施例的发光二极管ld的像素pxl的一部分(区域ar1)的放大剖视图，并且图11b是包括根据图1和图2b的实施例的发光二极管ld的像素pxl的一部分ar1的放大剖视图。
[0258]
参照图1至图11a，发光二极管ld包括从与第二电极elt2相邻的第二端ep2到与第一电极elt1相邻的第一端ep1顺序地设置的电流阻挡层cbl、第一半导体层scl1、活性层act和第二半导体层scl2。发光二极管ld还包括围绕第一半导体层scl1、活性层act以及第二半导体层scl2的外周表面的绝缘膜inf。
[0259]
绝缘膜inf在第一端ep1处暴露第二半导体层scl2的一部分。第一接触电极cne1可以在发光二极管ld的第一端ep1处接触第二半导体层scl2的暴露表面。因此，第一接触电极cne1可以电连接到第二半导体层scl2。
[0260]
绝缘膜inf在第二端ep2处暴露电流阻挡层cbl的至少一部分和第一半导体层scl1的至少一部分。第二接触电极cne2可以在发光二极管ld的第二端ep2处接触第一半导体层scl1的暴露表面(例如，作为与电流阻挡层cbl紧邻的区域的外周表面，以环形状暴露的侧周区域)。因此，第二接触电极cne2可以电连接到第一半导体层scl1。
[0261]
参照图1至图11b，发光二极管ld还可以包括定位在第一端ep1处以与第二半导体层scl2相邻的电极层etl，并且绝缘膜inf可以在第一端ep1处暴露电极层etl的至少一部分。第一接触电极cne1可以在发光二极管ld的第一端ep1处接触电极层etl的暴露表面。因此，第一接触电极cne1可以电连接到电极层etl以及与电极层etl电连接的第二半导体层scl2。
[0262]
虽然已经根据上述实施例详细描述了公开的技术构思，但是应该注意的是，上述实施例是出于解释的目的，而不是对其进行限制。另外，本领域普通技术人员将理解的是，在公开的技术构思的范围内，可以对其进行各种修改。
[0263]
因此，要求保护的发明的范围不应限于说明书的详细描述中描述的内容，而应该由所附权利要求确定。此外，应该解释的是，从权利要求书及其等同概念的含义和范围导出的所有变化或修改都落入本发明的范围内。

技术特征：
1.一种发光二极管，所述发光二极管包括：第一端和第二端，彼此面对；电流阻挡层；第一半导体层；活性层；第二半导体层；以及绝缘膜，围绕所述第一半导体层、所述活性层和所述第二半导体层的外周表面，并且在所述第二端处暴露所述电流阻挡层的至少一部分和所述第一半导体层的至少一部分，其中，所述电流阻挡层、所述第一半导体层、所述活性层和所述第二半导体层在从所述第二端至所述第一端的方向上顺序地设置。2.根据权利要求1所述的发光二极管，其中，所述第一半导体层包括被掺杂以具有第一浓度的第一导电类型的半导体，并且所述电流阻挡层包括被掺杂以具有低于所述第一浓度的浓度的第一导电类型的半导体，或者包括未被掺杂的本征半导体。3.根据权利要求2所述的发光二极管，其中，所述第一半导体层和所述电流阻挡层包括相同的半导体材料。4.根据权利要求2所述的发光二极管，其中，所述第二半导体层包括第二导电类型的半导体。5.根据权利要求4所述的发光二极管，其中，所述第一半导体层包括n型半导体，并且所述第二半导体层包括p型半导体。6.根据权利要求1所述的发光二极管，其中，所述电流阻挡层、所述第一半导体层和所述第二半导体层包括氮化物基半导体材料。7.根据权利要求1所述的发光二极管，其中，所述电流阻挡层包括绝缘材料。8.根据权利要求1所述的发光二极管，所述发光二极管还包括：棒状发光体，包括所述电流阻挡层、所述第一半导体层、所述活性层、所述第二半导体层以及与所述第一端和所述第二端对应的两个底表面，其中，所述绝缘膜与所述发光体的除了与所述电流阻挡层的所述至少一部分和所述第一半导体层的所述至少一部分对应的环形外周表面之外的侧周区域叠置。9.根据权利要求1所述的发光二极管，所述发光二极管还包括：电极层，设置在所述第一端处并与所述第二半导体层相邻。10.根据权利要求1所述的发光二极管，其中，所述绝缘膜在所述第一端处暴露所述第二半导体层或与所述第二半导体层相邻的电极层。11.一种显示装置，所述显示装置包括：像素，设置在显示区域中，其中，所述像素包括：第一电极和第二电极，彼此分开；发光二极管，设置在所述第一电极与所述第二电极之间，所述发光二极管包括在从与所述第二电极相邻的第二端至与所述第一电极相邻的第一端的方向上顺序地设置的电流阻挡层、第一半导体层、活性层和第二半导体层；第一接触电极，电连接到所述第二半导体层；以及第二接触电极，电连接到所述第一半导体层。
12.根据权利要求11所述的显示装置，其中，所述发光二极管还包括绝缘膜，所述绝缘膜围绕所述第一半导体层、所述活性层和所述第二半导体层的外周表面，并且在所述第二端处暴露所述电流阻挡层的至少一部分和所述第一半导体层的至少一部分。13.根据权利要求12所述的显示装置，其中，所述第二接触电极接触所述第一半导体层的暴露表面并且电连接到所述第一半导体层。14.根据权利要求12所述的显示装置，其中，所述发光二极管包括棒状发光体，所述棒状发光体包括所述电流阻挡层、所述第一半导体层、所述活性层、所述第二半导体层以及与所述第一端和所述第二端对应的两个底表面，并且所述绝缘膜与所述发光体的除了与所述电流阻挡层的所述至少一部分和所述第一半导体层的所述至少一部分对应的环形外周表面之外的侧周区域叠置。15.根据权利要求12所述的显示装置，其中，所述绝缘膜在所述第一端处暴露所述第二半导体层或与所述第二半导体层相邻的电极层，并且所述第一接触电极在所述第一端处接触所述第二半导体层或所述电极层的所暴露的表面，并且电连接到所述第二半导体层。16.根据权利要求11所述的显示装置，其中，所述第一半导体层包括被掺杂以具有第一浓度的第一导电类型的半导体，并且所述电流阻挡层包括被掺杂以具有低于所述第一浓度的浓度的第一导电类型的半导体，或者包括未被掺杂的本征半导体。17.根据权利要求16所述的显示装置，其中，所述第二半导体层包括第二导电类型的半导体。18.根据权利要求17所述的显示装置，其中，所述第一半导体层包括n型半导体，并且所述第二半导体层包括p型半导体。19.根据权利要求11所述的显示装置，其中，所述电流阻挡层、所述第一半导体层和所述第二半导体层包括氮化物基半导体材料。20.根据权利要求11所述的显示装置，其中，所述电流阻挡层包括绝缘材料。

技术总结
根据本发明的发光二极管包括：第一端和第二端，彼此相对；电流阻挡层、第一半导体层、活性层和第二半导体层；以及绝缘膜，覆盖第一半导体层、活性层和第二半导体层的外周表面，并且在第二端处暴露电流阻挡层的至少一部分和第一半导体层的至少一部分。电流阻挡层、第一半导体层、活性层和第二半导体层在从第二端至第一端的方向上顺序地布置。第一端的方向上顺序地布置。第一端的方向上顺序地布置。


技术研发人员：柳喆锺 金东旭 金世咏 李少荣 车炯来
受保护的技术使用者：三星显示有限公司
技术研发日：2021.10.26
技术公布日：2023/8/13