NORFLASH的复位方法、装置、存储芯片及设备与流程

nor flash的复位方法、装置、存储芯片及设备
技术领域
1.本技术涉及存储芯片技术领域，具体而言，涉及一种nor flash的复位方法、装置、存储芯片及设备。


背景技术：

2.在大部分的nor flash芯片中，数字电路在某些情况下不能接受正确的指令或者不允许接受新指令，需要通过某种特殊的信号发送方式进行复位回归正常的初始状态，该信号发送方式一般需要根据内部电路基于cs通信口发送的时钟信号，利用si通信口对内部电路发送特定的脉冲序列来产生复位信号进行数字电路复位，但这种复位方式容易出现匹配序列毛刺，主要表现为：脉冲序列采集和时钟信号的计数值输出叠加产生匹配序列毛刺。
3.针对上述问题，目前尚未有有效的技术解决方案。


技术实现要素：

4.本技术的目的在于提供一种nor flash的复位方法、装置、存储芯片及设备，避免出现匹配序列毛刺，确保脉冲序列值为复位序列值时能对数字电路产生没有毛刺的复位操作。
5.第一方面，本技术提供了一种nor flash的复位方法，用于生成复位信号以复位所述nor flash的数字电路，所述方法包括以下步骤：s1、在基于cs通信口发送时钟信号时，基于si通信口采集脉冲序列，并统计所述时钟信号的周期个数；s2、在所述周期个数比复位序列值位数小一时，将所述周期个数打一拍后输出；s3、根据所述时钟信号的周期个数和脉冲序列生成所述复位信号。
6.本技术的nor flash的复位方法，通过计数统计时钟信号的周期个数来判断脉冲序列是否符合特殊指令所需的长度，并在周期个数比复位序列值位数小一时打一拍后输出，能避开运算电路的组合逻辑竞争冒险以获取完美的脉冲序列值，从而有效避免了出现匹配序列毛刺。
7.所述的nor flash的复位方法，其中，步骤s1和步骤s2之间还包括：sa、在采集脉冲序列的过程中，若spi_clk通信口发送的信号产生翻转，则重新执行步骤s1。
8.本技术的nor flash的复位方法在采集脉冲序列的过程中，增加了spi_clk通信口的信号判断机制，来判断nor flash中是否产生了新的事件以避免正常指令的脉冲序列叠加而被认为是复位序列值。
9.所述的nor flash的复位方法，其中，步骤s3包括：根据所述时钟信号的周期个数和脉冲序列运算生成脉冲序列值，若所述脉冲序列值为所述复位序列值则生成所述复位信号。
10.所述的nor flash的复位方法，其中，所述复位序列值为4'b0101。
11.所述的nor flash的复位方法，其中，所述时钟信号的周期个数基于计数器计算寄存。
12.所述的nor flash的复位方法，其中，所述周期个数基于寄存器打一拍。
13.第二方面，本技术还提供了一种nor flash的复位装置，用于生成复位信号以复位所述nor flash的数字电路，所述装置包括：采集模块，用于在基于cs通信口发送时钟信号时，基于si通信口采集脉冲序列，并统计所述时钟信号的周期个数；延时模块，用于在所述周期个数比复位序列值位数小一时，将所述周期个数打一拍后输出；复位模块，用于根据所述时钟信号的周期个数和脉冲序列生成所述复位信号。
14.本技术的nor flash的复位装置，通过计数统计时钟信号的周期个数来判断脉冲序列是否符合特殊指令所需的长度，并在周期个数比复位序列值位数小一时打一拍后输出，能避开运算电路的组合逻辑竞争冒险以获取完美的脉冲序列值，从而有效避免了出现匹配序列毛刺。
15.所述的nor flash的复位装置，其中，还包括重启模块；所述重启模块用于在采集脉冲序列的过程中且在spi_clk通信口发送的信号产生翻转时，触发采集模块重新运行。
16.第三方面，本技术还提供了一种存储芯片，包括spi flash控制器，所述spi flash控制器用于执行第一方面提供的nor flash的复位方法中的步骤以生成复位信号来复位所述nor flash的数字电路。
17.第四方面，本技术还提供了一种电子设备，包括第三方面提供的存储芯片。
18.由上可知，本技术提供了一种nor flash的复位方法、装置、存储芯片及设备，其中，方法通过计数统计时钟信号的周期个数来判断脉冲序列是否符合特殊指令所需的长度，并在周期个数比复位序列值位数小一时打一拍后输出，使得时钟周期在与脉冲序列同时输出时未再进行计数加一行为，能避开运算电路的组合逻辑竞争冒险以获取完美的脉冲序列值，从而有效避免了出现匹配序列毛刺，确保脉冲序列值为复位序列值时能对数字电路产生没有毛刺的复位操作，大大提高复位流程的可靠性。
附图说明
19.图1为本技术一些实施例提供的nor flash的复位方法的流程图。
20.图2为本技术另一些实施例提供的nor flash的复位方法的流程图。
21.图3为一些实施例提供的nor flash的复位装置的结构示意图。
22.图4为另一些实施例提供的nor flash的复位装置的结构示意图。
23.附图标记：201、采集模块；202、延时模块；203、复位模块；204、重启模块。
具体实施方式
24.下面将结合本技术实施例中附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本技术实施例的组件可以以各种不同的配置来布置和设计。因
此，以下对在附图中提供的本技术的实施例的详细描述并非旨在限制要求保护的本技术的范围，而是仅仅表示本技术的选定实施例。基于本技术的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。
25.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本技术的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
26.现有的nor flash的数字电路的复位过程，内部电路在通过cs通信口发送时钟信号的同时基于si通信口采集脉冲序列，并在时钟信号的周期个数达到目标值时同时对运算电路输出该时钟信号和采集所得的脉冲序列，以进行逻辑运算确定脉冲序列值，这种输出方式会容易引起运算电路的组合逻辑竞争冒险，导致脉冲序列在运算脉冲序列值时出现匹配序列毛刺，会导致在数字电路需要复位时对应运算获取的复位序列值出现毛刺，从而影响数字电路复位的可靠性。
27.第一方面，请参照图1和图2，本技术一些实施例提供了一种nor flash的复位方法，用于生成复位信号以复位nor flash的数字电路，方法包括以下步骤：s1、在基于cs通信口发送时钟信号时，基于si通信口采集脉冲序列，并统计时钟信号的周期个数；s2、在周期个数比复位序列值位数小一时，将周期个数打一拍后输出；s3、根据时钟信号的周期个数和脉冲序列生成复位信号。
28.具体地，nor flash一般采用spi（serial peripheral interface，串行外围设备接口）协议进行数据传输，spi是一种高速、全双工、同步通信总线，其中，在nor flash中，spi协议接口一般包含四个信号端，分别是片选（cs）通信口、时钟（sclk或spi_clk）通信口、数据输入（si）通信口和数据输出（so）通信口。
29.更具体地，基于前述内容可知，nor flash在特殊情况下需要利用cs通信口作为时钟，si通信口发送脉冲序列来发送特殊指令的，即指令接收端（包含数字电路和模拟电路的内部电路）通过cs通信口发送时钟信号，并利用si通信口采集脉冲序列来确定特殊指令以执行相应特殊操作；本技术实施例的nor flash的复位方法旨在确保脉冲序列采集过程稳定，以确保特殊指令接收正确，并在数字电路需要进行复位时对其进行复位操作。
30.更具体地，脉冲序列为si通信口发送的关联于特殊指令的脉冲信号，其能与cs通信口发送的时钟信号匹配运算而确定对应的脉冲序列值，该脉冲序列值为特殊指令对应的指令代码，优选为二进制指令代码；因此，不同特殊指令具有不同的脉冲序列值，如对数字电路进行复位的特殊指令的脉冲序列值（简称为复位序列值）为4'b0101或5'b01101等。
31.更具体地，脉冲序列值具有特定的长度（序列位数），因此，本技术实施例的nor flash的复位方法可通过统计cs通信口发送的时钟信号的周期个数来判断通过si通信口采集所得的脉冲序列是否能代表一个完整的特殊指令所对应的脉冲序列值。
32.更具体地，打一拍为将对应信号延迟一个时钟周期，即步骤s2中的“将周期个数打一拍后输出”为“在周期个数比复位序列值位数小一时，将该比复位序列值位数小一的周期个数在延迟一个时钟周期后再进行输出”，以在保证输入输出接口时序正确性的情况下，将周期个数延迟输出。
33.更具体地，在本技术实施例中，通过计数的方式统计cs通信口已发送的时钟信号
的周期个数来确定通过si通信口采集的脉冲序列的长度是否满足复位序列值位数的要求；其中，基于打一拍后输出的周期个数的计数值为上一时钟周期加一产生的周期个数，在与脉冲序列同时输出时未再进行计数加一行为，能避开运算电路的组合逻辑竞争冒险以获取完美的脉冲序列值，从而有效避免了出现匹配序列毛刺，确保脉冲序列值为复位序列值时能对数字电路产生没有毛刺的复位操作，大大提高复位流程的可靠性。
34.更具体地，步骤s3相当于根据时钟信号的周期个数和脉冲序列分析相应产生的特殊指令是否为对数字电路进行复位的特殊指令，以在数字电路需要进行复位时令内部电路产生复位信号将其复位回归至正常初始状态的过程。
35.本技术实施例的nor flash的复位方法，通过计数统计时钟信号的周期个数来判断脉冲序列是否符合特殊指令所需的长度，并在周期个数比复位序列值位数小一时打一拍后输出，使得时钟周期在与脉冲序列同时输出时未再进行计数加一行为，能避开运算电路的组合逻辑竞争冒险以获取完美的脉冲序列值，从而有效避免了出现匹配序列毛刺，确保脉冲序列值为复位序列值时能对数字电路产生没有毛刺的复位操作，大大提高复位流程的可靠性。
36.在一些优选的实施方式中，步骤s1和步骤s2之间还包括：sa、在采集脉冲序列的过程中，若spi_clk通信口发送的信号产生翻转，则重新执行步骤s1。
37.具体地，nor flash在正常运行时也会通过cs通信口、si通信口进行内部交互；基于前述内容可知，脉冲序列值具有特定的长度（序列位数），正常指令和特殊指令的序列值的长度存在一定差异，在一些情况下，内部电路通过si通信口采集正常指令的脉冲序列，可能会叠加而被误认为复位所需的指令而出现数字电路的误复位；本技术实施例的nor flash的复位方法在采集脉冲序列的过程中，增加了spi_clk通信口的信号判断机制，来判断nor flash中是否产生了新的事件以避免正常指令的脉冲序列叠加而被认为是复位序列值。
38.更具体地，spi_clk通信口发送的信号的电平翻转一般被定义时间端点，spi_clk通信口的关闭被视为任务端点；因此，spi_clk通信口发送的信号是否翻转可以区分出对应的指令（包括特殊指令和正常指令）是否发送结束或者区分出是否有新的指令输入；因此，在本技术实施例中，在采集脉冲序列的过程中，在时钟信号的周期个数未进行输出时，若spi_clk通信口发送的信号产生翻转，则认为si通信口采集的脉冲序列并非为特殊指令，属于正常指令的收发过程，故返回步骤s1重新进行采集以进行是否有特殊指令输入的状态监测。
39.需要说明的是，步骤sa返回步骤s1的过程中，需要清除已采集的脉冲序列和已统计的时钟信号的周期个数，以使步骤s1在重新统计时钟信号的周期个数的情况下，重新采集脉冲序列。
40.在一些优选的实施方式中，步骤s3包括：根据时钟信号的周期个数和脉冲序列运算生成脉冲序列值，若脉冲序列值为复位序列值则生成复位信号。
41.具体地，基于前述内容可知，复位序列值为特殊指令的各类脉冲序列值中的一种，因此，步骤s3需要根据周期个数和脉冲序列运算获取该时段输入的特殊指令的脉冲序列
flash控制器用于执行第一方面提供的nor flash的复位方法中的步骤以生成复位信号来复位nor flash的数字电路。
55.第四方面，本技术一些实施例还提供了一种电子设备，包括第三方面提供的存储芯片。
56.综上，本技术实施例提供了一种nor flash的复位方法、装置、存储芯片及设备，其中，方法通过计数统计时钟信号的周期个数来判断脉冲序列是否符合特殊指令所需的长度，并在周期个数比复位序列值位数小一时打一拍后输出，使得时钟周期在与脉冲序列同时输出时未再进行计数加一行为，能避开运算电路的组合逻辑竞争冒险以获取完美的脉冲序列值，从而有效避免了出现匹配序列毛刺，确保脉冲序列值为复位序列值时能对数字电路产生没有毛刺的复位操作，大大提高复位流程的可靠性。
57.在本技术所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
58.另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
59.再者，在本技术各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
60.在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
61.以上所述仅为本技术的实施例而已，并不用于限制本技术的保护范围，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。

技术特征：
1.一种nor flash的复位方法，用于生成复位信号以复位所述nor flash的数字电路，其特征在于，所述方法包括以下步骤：s1、在基于cs通信口发送时钟信号时，基于si通信口采集脉冲序列，并统计所述时钟信号的周期个数；s2、在所述周期个数比复位序列值位数小一时，将所述周期个数打一拍后输出；s3、根据所述时钟信号的周期个数和脉冲序列生成所述复位信号。2.根据权利要求1所述的nor flash的复位方法，其特征在于，步骤s1和步骤s2之间还包括：sa、在采集脉冲序列的过程中，若spi_clk通信口发送的信号产生翻转，则重新执行步骤s1。3.根据权利要求1所述的nor flash的复位方法，其特征在于，步骤s3包括：根据所述时钟信号的周期个数和脉冲序列运算生成脉冲序列值，若所述脉冲序列值为所述复位序列值则生成所述复位信号。4.根据权利要求3所述的nor flash的复位方法，其特征在于，所述复位序列值为4'b0101。5.根据权利要求1所述的nor flash的复位方法，其特征在于，所述时钟信号的周期个数基于计数器计算寄存。6.根据权利要求1所述的nor flash的复位方法，其特征在于，所述周期个数基于寄存器打一拍。7.一种nor flash的复位装置，用于生成复位信号以复位所述nor flash的数字电路，其特征在于，所述装置包括：采集模块，用于在基于cs通信口发送时钟信号时，基于si通信口采集脉冲序列，并统计所述时钟信号的周期个数；延时模块，用于在所述周期个数比复位序列值位数小一时，将所述周期个数打一拍后输出；复位模块，用于根据所述时钟信号的周期个数和脉冲序列生成所述复位信号。8.根据权利要求7所述的nor flash的复位装置，其特征在于，还包括重启模块；所述重启模块用于在采集脉冲序列的过程中且在spi_clk通信口发送的信号产生翻转时，触发采集模块重新运行。9.一种存储芯片，其特征在于，包括spi flash控制器，所述spi flash控制器用于执行如权利要求1-6任一项所述的nor flash的复位方法中的步骤以生成复位信号来复位所述nor flash的数字电路。10.一种电子设备，其特征在于，包括如权利要求9所述的存储芯片。

技术总结
本发明涉及存储芯片技术领域，具体公开了一种NOR FLASH的复位方法、装置、存储芯片及设备，其中，方法包括以下步骤：S1、在基于CS通信口发送时钟信号时，基于SI通信口采集脉冲序列，并统计时钟信号的周期个数；S2、在周期个数比复位序列值位数小一时，将周期个数打一拍后输出；S3、根据时钟信号的周期个数和脉冲序列生成复位信号；该方法能避开运算电路的组合逻辑竞争冒险以获取完美的脉冲序列值，从而有效避免了出现匹配序列毛刺，确保脉冲序列值为复位序列值时能对数字电路产生没有毛刺的复位操作，大大提高复位流程的可靠性。大大提高复位流程的可靠性。大大提高复位流程的可靠性。


技术研发人员：彭永林 黎永健 李文菊 饶锦航
受保护的技术使用者：芯天下技术股份有限公司
技术研发日：2023.07.14
技术公布日：2023/8/13