一种轴向纳米柱阵列异质结光电探测器芯片及其制备

1.本发明涉及光电探测器技术领域，尤其涉及一种轴向纳米柱阵列异质结光电探测器芯片及其制备。


背景技术：

2.光电探测器作为光电转换系统的核心部件，在光通信、快速成像、导弹跟踪预警等领域有着广泛的应用。现代复杂的应用场景对通信速率和可靠性的提出了巨大的挑战，这要求光电探测器具有快速响应且能波长选择性探测的能力。
3.iii
a-va族化合物半导体in
x
ga
1-x
n材料，由于带隙可调的特点(0.7～3.4ev)，可以和光源工作波长匹配，能最大程度的接收光信号，有效降低噪声，提高光电转换系统的可靠性。基于ingan的异质结光电探测器，尤其和具有超高载流子迁移率(4400cm2v-1
s-1
)的inn构成的inn/ingan异质结，其内建电场能够促进载流子快速分离输运，实现快速光电探测。
4.光电探测器能带排列要求宽带隙半导体位于窄带隙半导体顶部，但是ingan生长温度远高于inn分解温度，且inn和ingan晶格失配大，这导致inn/ingan异质结探测器实现困难。
5.通过生长尽管有研究报道inn纳米柱生长于ingan薄膜实现inn/ingan混合异质结探测器，但这种结构inn的生长依赖于ingan薄膜的in组分偏析，会导致探测器工作波段偏差大，降低光电转化系统的可靠性。


技术实现要素：

6.本发明的目的在于克服上述现有技术的缺点和不足，提供一种轴向纳米柱阵列异质结光电探测器芯片及其制备。
7.本发明通过下述技术方案实现：
8.一种轴向纳米柱阵列异质结光电探测器芯片，包括：
9.依次层叠排布的位于衬底背面的底电极、衬底、in
x
ga
1-x
n纳米柱层、inn纳米柱层和顶电极；其中，0≤x＜1。
10.衬底为低阻si衬底，厚度为300～450μm。
11.in
x
ga
1-x
n纳米柱层和inn纳米柱层的高度分别为100～200nm。
12.inn纳米柱层为直接生长或生长ingan薄膜后刻蚀得到；
13.ingan薄膜为ingan/gan量子阱。
14.一种轴向纳米柱阵列异质结光电探测器芯片的制备方法，包括如下步骤：
15.在低阻si衬底上依次高温生长ingan纳米柱、在ingan纳米柱顶部低温生长inn纳米柱；
16.在低阻si衬底背面设底电极；
17.在inn纳米柱层表面设顶电极，得到光电探测器芯片。
18.其中，底电极为au金属，厚度为100～150nm；顶电极为ti/au，厚度为100～150nm。
19.底电极采用电子束蒸发系统进行制备；inn纳米柱层进行旋涂光刻胶、曝光显影，再使用电子束蒸发系统进行顶电极制备。
20.本发明制备所得光电探测器芯片可应用于可见光通信中。
21.本发明在衬底上依次生长底层ingan纳米柱层的方法，可以包括金属有机化合物化学气相沉淀(mocvd)、脉冲激光沉积(pld)、分子束外延(mbe)直接生长得到或生长薄膜后通过等离子体刻蚀(icp)得到。
22.本发明inn纳米柱层在ingan纳米柱顶部生长得到，生长inn纳米柱的方法，还可以包括金属有机化合物化学气相沉淀(mocvd)、脉冲激光沉积(pld)、分子束外延(mbe)。
23.本发明衬底为低阻硅、低阻碳化硅、cu衬底中的至少一种，厚度为300～450μm。
24.本发明相对于现有技术，具有如下的优点及效果：
25.本发明光电探测器芯片基于轴向inn/ingan纳米柱阵列异质结实现，一方面能够打破光电探测器带隙对光电材料排列顺序的限制，另一方面能够实现高速、高可靠性探测器制备。
附图说明
26.图1为实施例1中所述光电探测器芯片的结构示意图。
27.图2为实施例1中所述光电探测器芯片的外延生长过程流程图。
28.图3为实施例2中所述光电探测器芯片的外延生长过程流程图。
29.图4为实施例1中所述轴向inn/ingan异质结sem图。
30.图5为实施例1中所述光电探测器芯片的响应度曲线。
31.图6为实施例1中所述光电探测器芯片的时间响应曲线。
32.图1中：底电极101，衬底102，底ingan纳米柱层103，顶inn纳米柱层104，顶电极105。
具体实施方式
33.下面结合具体实施例对本发明作进一步具体详细描述。
34.实施例1
35.实施例1中，底层ingan纳米柱层为直接生长得到；
36.本实施例提供了一种光电探测器芯片，在外延生成过程中，其结构自下至上依次包括衬底、底层ingan纳米柱层、顶层inn纳米柱层。生长过程如图2所示，具体如下：
37.在厚度为300μm基底上采用mocvd法生长，生长原材料为三甲基镓(ga(ch3)3，tmga)、三甲基铟(in(ch3)3，tmin)；依次高温生长高度为100nm的ingan纳米柱层、在ingan纳米柱顶端低温生长高度为100nm的inn纳米柱层；
38.所述光电探测器芯片，其器件结构如图1所示，自下至上依次包底电极、衬底、底部ingan纳米柱层、顶部inn纳米柱层和顶电极，具体制备流程如下：
39.(1)在衬底背面使用电子束蒸发系统进行底电极制备，电极材料为au金属，厚度为100nm；
40.(2)在inn层表面再次进行旋涂光刻胶、曝光显影，再使用电子束蒸发系统进行顶电极制备，电极构成依次为ti/au，厚度分别为20/80nm；并使用快速退火炉对所制备的电极
进行退火，退火温度为800℃、退火时间30s；得到所述光电探测器芯片。
41.实施例2
42.实施例2中，底层ingan纳米柱层为生长薄膜后通过icp刻蚀后得到；
43.本实施例提供了一种光电探测器芯片，在外延生成过程中，其结构自下至上依次包括衬底、底层ingan纳米柱层、顶层inn纳米柱层。生长过程如图3所示，具体如下：
44.在厚度为300μm基底上采用mocvd法生长，生长原材料为三甲基镓(ga(ch3)3，tmga)、三甲基铟(in(ch3)3，tmin)；依次高温生长厚度为100nm的ingan薄膜、通过icp刻蚀技术将ingan薄膜刻蚀为纳米柱、在ingan纳米柱顶端低温生长高度为100nm的inn纳米柱层；
45.所述光电探测器芯片，其器件结构如图1所示，自下至上依次包底电极、衬底、底部ingan纳米柱层、顶部inn纳米柱层和顶电极，具体制备流程如下：
46.(1)在衬底背面使用电子束蒸发系统进行底电极制备，电极材料为au金属，厚度为150nm；
47.(2)在inn层表面再次进行旋涂光刻胶、曝光显影，再使用电子束蒸发系统进行顶电极制备，电极构成依次为ti/au，厚度分别为20/100nm；并使用快速退火炉对所制备的电极进行退火，退火温度为800℃、退火时间30s；得到所述光电探测器芯片。
48.实施例3
49.实施例3中，底层ingan纳米柱层为直接生长得到；
50.本实施例提供了一种光电探测器芯片，在外延生成过程中，其结构自下至上依次包括衬底、底层ingan纳米柱层、顶层inn纳米柱层。生长过程如图2所示，具体如下：
51.在厚度为300μm基底上采用mbe法生长，生长原材料为生长原材料为高纯铟(in，99.99999％)、高纯镓(ga，99.99999％)；依次高温生长厚度为100nm的ingan纳米柱、在ingan纳米柱顶端低温生长高度为100nm的inn纳米柱层；
52.所述光电探测器芯片，其器件结构如图1所示，自下至上依次包底电极、衬底、底部ingan纳米柱层、顶部inn纳米柱层和顶电极，具体制备流程如下：
53.(1)在衬底背面使用电子束蒸发系统进行底电极制备，电极材料为au金属，厚度为200nm；
54.(2)在inn层表面再次进行旋涂光刻胶、曝光显影，再使用电子束蒸发系统进行顶电极制备，电极构成依次为ti/au，厚度分别为50/100nm；并使用快速退火炉对所制备的电极进行退火，退火温度为800℃、退火时间30s；得到所述光电探测器芯片。
55.实施例4
56.实施例4中，底层ingan纳米柱层为直接生长得到；
57.本实施例提供了一种光电探测器芯片，在外延生成过程中，其结构自下至上依次包括衬底、底层ingan纳米柱层、顶层inn纳米柱层。生长过程如图2所示，具体如下：
58.在厚度为300μm基底上采用pld法生长，生长原材料为生长原材料为高纯铟(in，99.99999％)、高纯镓(ga，99.99999％)；依次高温生长厚度为200nm的ingan纳米柱、在ingan纳米柱顶端低温生长高度为200nm的inn纳米柱层；
59.所述光电探测器芯片，其器件结构如图1所示，自下至上依次包底电极、衬底、底部ingan纳米柱层、顶部inn纳米柱层和顶电极，具体制备流程如下：
60.(1)在衬底背面使用电子束蒸发系统进行底电极制备，电极材料为au金属，厚度为
150nm；
61.(2)在inn层表面再次进行旋涂光刻胶、曝光显影，再使用电子束蒸发系统进行顶电极制备，电极构成依次为ti/au，厚度分别为100/100nm；并使用快速退火炉对所制备的电极进行退火，退火温度为800℃、退火时间30s；得到所述光电探测器芯片。
62.性能测试：
63.图4为实施例3中所述光电探测器芯片的轴向异质结的sem图。可以清楚观察到inn纳米柱生长于ingan纳米柱顶端。
64.图5为实施例3中所述光电探测器芯片的光响应曲线。其中，在正向偏置电压1v条件下，器件响应度为9.27a/w。
65.图6为实施例3中所述光电探测器芯片的时间响应曲线。其中，在正向偏置电压1v条件下，器件的上升/下降时间分别为18.2/24.7μs。
66.如上所述，便可较好地实现本发明。
67.本发明的实施方式并不受上述实施例的限制，其他任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

技术特征：
1.一种轴向纳米柱阵列异质结光电探测器芯片，其特征在于包括：包括依次层叠排布的位于衬底背面的底电极、衬底、in
x
ga
1-x
n纳米柱层、inn纳米柱层和顶电极；其中，0≤x＜1。2.根据权利要求1所述轴向纳米柱阵列异质结光电探测器芯片，其特征在于：衬底为低阻si衬底，厚度为300～450μm。3.根据权利要求2所述轴向纳米柱阵列异质结光电探测器芯片，其特征在于：in
x
ga
1-x
n纳米柱层和inn纳米柱层的高度分别为100～200nm。4.根据权利要求3所述轴向纳米柱阵列异质结光电探测器芯片，其特征在于：inn纳米柱层为直接生长或生长ingan薄膜后刻蚀得到；ingan薄膜为ingan/gan量子阱。5.一种权利要求1-4中任一项所述轴向纳米柱阵列异质结光电探测器芯片的制备方法，其特征在于包括如下步骤：在低阻si衬底上依次高温生长ingan纳米柱、在ingan纳米柱顶部低温生长inn纳米柱；在低阻si衬底背面设底电极；在inn纳米柱层表面设顶电极，得到光电探测器芯片。6.根据权利要求5所述轴向纳米柱阵列异质结光电探测器芯片的制备方法，其特征在于：底电极为au金属，厚度为100～150nm。7.根据权利要求5所述轴向纳米柱阵列异质结光电探测器芯片的制备方法，其特征在于：顶电极为ti/au，厚度为100～150nm。8.根据权利要求6所述轴向纳米柱阵列异质结光电探测器芯片的制备方法，其特征在于：底电极采用电子束蒸发系统进行制备；inn纳米柱层进行旋涂光刻胶、曝光显影，再使用电子束蒸发系统进行顶电极制备。9.根据权利要求8所述制备方法，其特征在于，所得光电探测器芯片应用于可见光通信中。

技术总结
本发明公开了一种轴向纳米柱阵列异质结光电探测器芯片及其制备；光电探测器芯片，包括依次层叠排布的位于衬底背面的底电极、衬底、In


技术研发人员：李国强 柴吉星 王文樑 陈亮
受保护的技术使用者：华南理工大学
技术研发日：2023.03.10
技术公布日：2023/8/14