一种ROM输出控制电路及方法与流程

一种rom输出控制电路及方法
技术领域
1.本发明涉及集成电路领域，特别是涉及一种rom输出控制电路及方法。


背景技术：

2.rom只读存储器能够稳定存储数据，其结构较简单且使用方便，常被用于存储各种固定程序和数据。技术人员通常会在rom里面固化一些程序，完成对系统的加电自检、系统中各功能模块的初始化、系统的基本输入/输出的驱动程序及引导操作系统等事项。
3.传统的rom主要由地址译码器，存储体及输出控制电路组成，其中输出控制电路是电路设计中的重点，关系到rom的时序逻辑、功耗、读取数据速度等。目前，如公开号为cn102903382a的中国专利所记载，rom的输出控制电路流程通常是先将位线预充电至某个电压，然后选择某个字线，激活读出放大器，读出存储单元所存数据。传统的rom输出控制电路存在着流程和周期较长以及时序逻辑复杂的问题，如果多路数据同时输出还需要多个高精度的放大器电路配合使用，因而可能会面临读取数据速度较慢，功耗较大，输出控制单元面积大，生产成本高等问题。
4.因此亟需一种简单的rom输出控制电路及方法，以解决rom读取数据不够快的问题。


技术实现要素：

5.本发明的目的在于，提供一种rom输出控制电路及方法，以解决rom读取数据不够快的问题。
6.为解决上述技术问题，本发明提供一种rom输出控制方法，在对存储单元进行充电时保持字线的激活状态。
7.进一步的，通过译码电路直接选中存储单元进行充电。
8.进一步的，通过反相器读取所述存储单元存储的数据。
9.进一步的，所述反相器为二级反相器。
10.进一步的，所述二级反相器包括第一非门、第二非门和第三非门，所述第二非门和所述第三非门构成锁存器，所述第一非门的输出连接至所述锁存器的输入。
11.进一步的，所述存储单元存储的信息为“1”时，位线能被充高。
12.进一步的，所述存储单元存储的信息为“0”时，位线不能被充高。
13.进一步的，所述存储单元为掩膜rom的存储单元。
14.本发明还提供一种rom输出控制方法，包括：直接选中存储单元并对其进行充电，所述存储单元包括字线及位线，所述字线在充电时保持激活状态；根据所述存储单元的信息确定所述位线的电压；读取所述位线的电压作为所述存储单元的数据。
15.本发明还提供一种rom输出控制电路，包括：存储单元、反相器；所述存储单元包括
字线和位线，在充电时，所述字线保持激活状态，并由所述存储单元的信息确定所述位线的电压；所述反相器连接至所述位线，以读取所述位线的电压作为所述存储单元的信息。
16.进一步的，所述反相器为二级反相器。
17.进一步的，所述二级反相器包括第一非门、第二非门和第三非门，所述第二非门和所述第三非门构成锁存器，所述第一非门的输出连接至所述锁存器的输入。
18.相比于现有技术，本发明至少具有以下有益效果：本发明在对存储单元进行充电时，无需预充电过程，而是直接打开字线，从而能够在充电的同时进行放电，缩短了读取数据的时间。
19.进一步的，通过反相器直接读取数据，简化了输出控制流程，缩小了输出控制单元面积。
附图说明
20.图1为本发明一个实施例中rom基本存储单元示意图；图2本发明一个实施例中读取数据“0”的原理图；图3本发明一个实施例中读取数据“1”的原理图；图4为本发明一个实施例中rom输出控制电路的示意图；图5为本发明rom输出控制方法的流程图；图6为本发明一实施例中的仿真波形图。
具体实施方式
21.下面将结合示意图对本发明的一种rom输出控制电路及方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
22.在下列段落中参照附图以举例方式更具体地描述本发明。根据下面的说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
23.如图5所示，本发明实施例提出了一种rom输出控制方法，在对存储单元进行充电时直接打开字线。
24.在一个具体的示例中，通过译码电路直接选中存储单元进行充电，在对存储单元进行充电时直接打开字线。在对存储单元进行充电的同时进行放电，缩短了从充电完成再到放电的等待时间。
25.在一个具体的示例中，请参考图1所示，所述存储单元为掩膜rom的存储单元。
26.在rom的存储阵列中，设置有若干位线bl（bitline）以及字线wl（wordline），所述位线bl与所述字线wl的交点为存储单元。
27.接着，请参考图2-3所示，直接读取所述存储单元存储的数据。
28.具体地，通过设置反相器和锁存器读取所述存储单元存储的数据，也可以通过其
他手段读取所述存储单元存储的数据，如设置灵敏放大器等，对此本领域技术人员可以根据不同实际运用场景中的具体需要，自行进行选择。
29.在一个具体的示例中，所述存储单元存储的信息为“0”时，所述位线bl不能够被充高，经过反相器作用，读出存储单元所存储的数据为“0”。
30.在一个具体的示例中，所述存储单元存储的信息为“1”时，所述位线bl能够被充高，经过反相器作用，读出存储单元所存储的数据为“1”。
31.请参考图4所示，在一个具体的示例中， rom通过译码电路选中存储阵列中的存储单元进行充电，对于所述存储单元所存储的数据为“1”的情况， 字线wl（1）自始保持打开状态，所述位线bl能够被充高，即为“1”，从而结点a为“0”，进而结点b为“1”，结点c为“0”，最终输出dout为“1”，也就是经过反相器的作用，读出存储单元所存储的数据为“1”。在本示例中，通过在充电之始打开所述字线wl（1），将对所述存储阵列中的所述存储单元的充电和放电并行进行，简化了读取rom存储数据的流程，缩短了读取数据所需要的时间。
32.请继续参考图4所示，在一个具体的示例中， rom通过译码电路选中存储阵列中的存储单元进行充电，对于所述存储单元所存储的数据为“0”的情况， 字线wl（0）自始保持打开状态，所述位线bl不能够被充高，即为“0”，从而结点a为“1”，进而结点b为“0”，结点c为“1”，最终输出dout为“0”，也就是经过反相器的作用，读出存储单元所存储的数据为“0”。
33.在本示例中，通过在充电之始打开所述字线wl（0），将对所述存储阵列中的所述存储单元的充电和放电并行进行，简化了读取rom存储数据的流程，缩短了读取数据所需要的时间。
34.进一步的，在本示例中，通过反相器将存储单元中存储的数据读取，结构精简合理。本实施例不需要额外设置高精度读出放大器电路，不需要复杂的时序控制电路，通过简单的时序控制电路及非门就可以实现直接将数据读取。
35.本实施例的rom输出控制方法，在多路数据同时输出时无需额外设置多个高精度的放大器电路配合使用，能够有效提升产品的读取数据速度，减小功耗以及输出控制单元面积，节省了硅片面积，从而实现了低成本的目的，能够降低生产成本。
实施例二
36.请参考图5，本发明实施例二提供一种rom输出控制方法，包括：s1、直接选中存储单元并对其进行充电，所述存储单元包括字线，所述字线在充电时保持激活状态；s2、根据所述存储单元的信息确定所述位线的电压；s3、读取所述位线的电压作为所述存储单元的数据。
37.在一个具体的示例中，在步骤s1中，rom在进行充电时，无需预充电，而是直接通过译码电路选中字线并将之打开。
38.请参考图2所示，在步骤s2中，对于所述存储单元所存储的数据为“0”的情况， 字线自始保持打开状态，所述位线bl不能够被充高，即为“0”。
39.另外，请参考图3所示，对于所述存储单元所存储的数据为“1”的情况， 字线自始保持打开状态，所述位线bl能够被充高，即为“1”。
40.请继续参考图2-3所示，对于步骤s3，所述位线bl为“0”的情况，最终输出dout为“0”，所述位线bl为“1”的情况，最终输出dout为“1”。
41.具体可参考图4所示，例如对于所述位线bl为“1”的情况，结点a为“0”，进而结点b为“1”，结点c为“0”，最终输出dout为“1”，也就是经过反相单元的作用，读出存储单元所存储的数据为“1”。
42.对于所述存储单元所存储的数据为“0”的情况，结点a为“1”，进而结点b为“0”，结点c为“1”，最终输出dout为“0”，也就是经过反相单元和存储单元的作用，读出存储单元所存储的数据为“0”。
43.在本实施例中，通过在充电之始打开所述字线wl，将对所述存储阵列中的所述存储单元的充电和放电并行进行，简化了读取rom存储数据的流程，缩短了读取数据所需要的时间。
44.进一步的，在本实施例中，步骤s3可以通过反相器将存储单元中存储的数据读取，结构精简合理。本实施例不需要额外设置高精度读出放大器电路，不需要复杂的时序控制电路，通过简单的时序控制电路及非门就可以实现直接将数据读取。
45.本实施例的rom输出控制方法，在多路数据同时输出时无需额外设置多个高精度的放大器电路配合使用，能够有效提升产品的读取数据速度，减小功耗以及输出控制单元面积，节省了硅片面积，从而实现了低成本的目的，能够降低生产成本。
实施例三
46.请参考图2-图4，本发明实施例三提供一种rom输出控制电路，包括：存储单元、反相器；所述存储单元包括字线和位线，在充电时，所述字线保持激活状态，并由所述存储单元的信息确定所述位线的电压；所述反相器连接至所述位线，以读取所述位线的电压作为所述存储单元的信息。
47.具体的，所述反相器为二级反相器。
48.优选的，所述二级反相器包括第一非门、第二非门和第三非门，所述第二非门和所述第三非门构成锁存器，所述第一非门的输出连接至所述锁存器的输入。
49.其中，图4示意了本实施例中反相器的具体结构，可以理解的是，本领域技术人员能够在本发明思想的基础上，进行灵活的调整。
50.本发明的rom输出控制电路，包括存储单元及反相器，结构精简，能够有效提升产品的读取数据速度，减小功耗以及输出控制单元面积，节省了硅片面积，从而实现了低成本的目的，能够降低生产成本。
51.在180纳米工艺制程下采用本发明上述实施例的方法及对应的电路，仿真波形图如图6所示，字线wl（0）以及字线wl（1）自始保持打开状态，对所述存储阵列中的所述存储单元的充电和放电并行进行，仅经过9.483ns便完成了对所述存储单元存储数据的读取，实现了快速读取rom存储数据的目的。
52.综上所述，本发明的一种rom输出控制电路及方法，通过在充电之始打开所述字线，将对所述存储阵列中的所述存储单元的充电和放电并行进行，简化了读取rom存储数据的流程，缩短了读取数据所需要的时间。此外，本发明的rom输出控制电路及方法，通过简单的时序控制电路及非门就可以实现直接将数据读取，实现读取数据速度快，功耗小，输出控制单元面积小，生产成本低的目的。
53.显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

技术特征：
1.一种rom输出控制方法，其特征在于，在对存储单元进行充电时保持字线的激活状态。2.如权利要求1所述的rom输出控制方法，其特征在于，通过译码电路直接选中所述存储单元进行充电。3.如权利要求1所述的rom输出控制方法，其特征在于，通过反相器读取所述存储单元存储的数据。4.如权利要求3所述的rom输出控制方法，其特征在于，所述反相器为二级反相器。5.如权利要求4所述的rom输出控制方法，其特征在于，所述二级反相器包括第一非门、第二非门和第三非门，所述第二非门和所述第三非门构成锁存器，所述第一非门的输出连接至所述锁存器的输入。6.如权利要求1所述的rom输出控制方法，其特征在于，所述存储单元存储的信息为“1”时，位线能被充高。7.如权利要求1所述的rom输出控制方法，其特征在于，所述存储单元存储的信息为“0”时，位线不能被充高。8.如权利要求1所述的rom输出控制方法，其特征在于，所述存储单元为掩膜rom的存储单元。9.一种rom输出控制方法，其特征在于，包括：直接选中存储单元并对其进行充电，所述存储单元包括字线及位线，所述字线在充电时保持激活状态；根据所述存储单元的信息确定所述位线的电压；读取所述位线的电压作为所述存储单元的数据。10.一种rom输出控制电路，其特征在于，包括：存储单元、反相器；所述存储单元包括字线和位线，在充电时，所述字线保持激活状态，并由所述存储单元的信息确定所述位线的电压；所述反相器连接至所述位线，以读取所述位线的电压作为所述存储单元的信息。11.如权利要求10所述的rom输出控制电路，其特征在于，所述反相器为二级反相器。12.如权利要求11所述的rom输出控制电路，其特征在于，所述二级反相器包括第一非门、第二非门和第三非门，所述第二非门和所述第三非门构成锁存器，所述第一非门的输出连接至所述锁存器的输入。

技术总结
本发明揭示了一种ROM输出控制电路及方法，所述电路包括：存储单元、反相器；所述存储单元包括字线和位线，在充电时，所述字线保持激活状态，并由所述存储单元的信息确定所述位线的电压；所述反相器连接至所述位线，以读取所述位线的电压作为所述存储单元的信息。本发明降低了ROM控制电路的复杂性，降低了功耗，提高了读取数据速度并且节省了硅片面积，从而实现了低成本的目的；本发明的读取电路方法不需要额外高精度读出放大器电路，不需要复杂的时序控制电路，用简单的时序控制电路及非门就可以实现直接将数据读取，实现读取数据速度快，功耗小，输出控制单元面积小，生产成本低的目的。的。的。


技术研发人员：张武 刘华 王建军 卢昌鹏
受保护的技术使用者：上海海栎创科技股份有限公司
技术研发日：2023.07.14
技术公布日：2023/8/14