射频堆叠封装方法及结构与流程

1.本技术涉及半导体封装技术领域，具体而言，涉及一种射频堆叠封装方法及结构。


背景技术：

2.pop(package on package，封装堆叠技术)封装是对不同功能的封装芯片进行三维堆叠，形成电气连接，实现封装的高度集成和小型化。上下层封装中芯片可以采用引线键合、倒装焊接或两者组合形式，可堆叠也可平铺。穿透模塑过孔(through molding via,tmv)中用焊球填充实现上下层的互连。为了提高内存带宽，各个公司都致力于减少层间焊球(solder ball)/tmv大小和间距，但是都要受到工艺和成品率的限制。
3.目前，由于射频pop结构的不同，现有针对于射频pop结构封装的方法不尽相同，且不乏工艺漏洞，或者工艺复杂性大，成本较高。


技术实现要素：

4.有鉴于此，本技术实施例的目的在于提供一种射频堆叠封装方法及结构，通过基于多类型芯片的pop结构实施工艺，该工艺实现了多通道射频芯片的垂直方向封装堆叠；可在上层射频通道封装底部进行植球操作，作为上层封装的对外引脚；可将上层射频通道封装倒装焊接在下层射频通道封装上表面，并通过填充胶水增强结合力，提高结构可靠性；可将下层射频通道封装内的焊球与芯片一起进行塑封，再研磨塑封体表面，露出焊球上表面部分区域，作为垂直互联接口，能够使用现有常规的成熟工艺完成制造，工艺实施难度低，风险小，从而解决上述技术问题。
5.第一方面，本技术实施例提供一种射频堆叠封装方法，所述方法包括：在上层基板正面安装多个第一芯片；在所述上层基板背面植入第一焊球，以形成上层射频通道封装单元；在下层基板正面对应所述多个第一芯片的位置安装多个第二芯片；在所述下层基板正面植入第二焊球，以形成下层射频通道封装单元；将所述第一焊球垂直贴装于所述第二焊球上表面，以形成射频堆叠封装结构。
6.在上述实现过程中，通过基于多类型芯片的pop结构实施工艺，在上层射频通道封装底部进行植球操作，作为上层封装的输出引脚，在下层射频通道封装上部进行植球操作，作为下层封装的输入引脚，并通过焊球连接将上层射频通道封装垂直贴装焊接在下层射频通道封装上表面，实现了多通道射频芯片的垂直方向封装堆叠，达到了提高集成密度、减小封装面积的作用，能够使用现有常规的成熟工艺完成制造，工艺实施难度低，风险小，具有良好的射频性能。
7.可选地，所述将所述第一焊球垂直贴装于所述第二焊球上表面，以形成射频堆叠封装结构，包括：对所述下层射频通道封装单元中的第二焊球以及第二芯片进行塑封；对所述第二焊球上表面的塑封料进行研磨；将第一焊球垂直贴装于所述第二焊球被研磨而暴露出的上表面区域，以形成所述射频堆叠封装结构。
8.在上述实现过程中，通过塑封、研磨露出第二焊球上表面区域、贴装组合等工艺实
施流程，实现了上下层通道有效的垂直互联，不需要进行布线，对于射频信号的传输，阻抗匹配设计更加简洁，降低了信号传输损耗。
9.可选地，所述将所述第一焊球垂直贴装于所述第二焊球被研磨而暴露出的上表面区域，以形成所述射频堆叠封装结构，包括：基于bga倒装方式，将所述第一焊球垂直贴装于所述第二焊球被研磨而暴露出的上表面区域，以形成所述射频堆叠封装结构。
10.在上述实现过程中，通过bga倒装方式实现第一焊球与第二焊球的互联互通，相比电镀、蒸镀、磁控溅射、物理或化学气相沉积等工艺，过程更简单，降低了成本。
11.可选地，所述将所述第一焊球垂直贴装于所述第二焊球上表面，以形成射频堆叠封装结构之后，所述方法还包括：对所述上层射频通道封装单元和下层射频通道封装单元之间的空隙进行填充固化。
12.在上述实现过程中，增加了射频堆叠封装结构的稳定性和可靠性。
13.可选地，所述第一芯片包括：表贴无源器件以及正装键合芯片；所述在上层基板正面安装多个第一芯片，包括：将所述表贴无源器件回流焊接在所述上层基板的第一连接焊盘上；将所述正装键合芯片正装粘贴在所述上层基板的第一连接焊盘上，并进行引线键合。
14.在上述实现过程中，通过对多个芯片按类型进行贴装的工艺实施方式，得到射频多通道pop封装结构，该封装结构内可包含引线键合类芯片、标贴类芯片、倒装类芯片等多种芯片，提高了集成密度、减小了封装面积。
15.可选地，所述第二芯片包括：表贴无源器件以及正装键合芯片；所述在下层基板正面对应安装多个第二芯片，包括：将所述表贴无源器件回流焊接在所述下层基板的第二连接焊盘上；将所述正装键合芯片正装粘贴在所述下层基板的第二连接焊盘上，并进行引线键合。
16.在上述实现过程中，通过对多个芯片按类型进行贴装的工艺实施方式，得到射频多通道pop封装结构，该封装结构内可包含引线键合类芯片、标贴类芯片、倒装类芯片等多种芯片，提高了集成密度、减小了封装面积。
17.可选地，所述第一焊球包括：第一左边缘焊球、第一右边缘焊球和多个中间焊球；所述第二焊球包括：第二左边缘焊球和第二右边缘焊球；所述将所述第一焊球垂直贴装于所述第二焊球上表面，以形成射频堆叠封装结构，包括将所述第一左边缘焊球垂直贴装于所述第二左边缘焊球的上表面区域；将所述第二左边缘焊球垂直贴装于所述第二右边缘焊球的上表面区域；其中，所述多个中间焊球垂直抵接于所述下层射频通道封装单元，并形成电磁隔离。
18.在上述实现过程中，通过将上下基板的边缘焊球焊接在一块实现上下层通道的互联互通，节省了工艺流程，简单实用。同时，合理布置上下层通道之间的连接焊球，保证了上下层通道之间的隔离度，有助于形成良好的电磁隔离，提高了射频质量。
19.可选地，在所述在下层基板正面对应所述多个第一芯片的位置安装多个第二芯片之后，所述方法还包括：在所述下层基板的背面加工多个外接焊盘；其中，所述外接焊盘用于提供外部射频输出的引脚接口。
20.在上述实现过程中，在下层基板底部制作多个外接焊盘，作为整个pop结构的对外输出引脚，有利于射频信号的更好传输。
21.第二方面，本技术实施例提供了一种射频堆叠封装结构，所述封装结构包括：上层
射频通道封装单元、下层射频通道封装单元和焊球连接层；所述上层射频通道封装单元与所述下层射频通道封装单元通过焊球连接层垂直互联且形成电磁隔离；所述上层射频通道封装单元包括：上层基板、多个第一芯片，所述多个第一芯片安装在所述上层基板上；所述下层射频通道封装单元包括：下层基板、多个第二芯片，所述第二芯片对应所述多个第一芯片的位置安装在所述下层基板上；所述焊球连接层包括：第一焊球、第二焊球；所述第一焊球设置于所述上层基板的背面，所述第二焊球设置于下层基板的正面；所述第一焊球垂直贴装于所述第二焊球的上表面区域；其中，所述上层射频通道封装单元产生的射频信号通过所述焊球连接层传递至所述下层射频通道封装单元，并由所述下层射频通道封装单元进行外部射频输出。
22.在上述实现过程中，通过基于多类型芯片的pop结构实施工艺，在上层射频通道封装单元上层基板背面设置第一焊球，作为上层封装的输出引脚，在下层射频通道封装单元中下层基板正面设置第二焊球，作为下层封装的输入引脚，并将上层射频通道封装单元中的第一焊球垂直贴装焊接在下层射频通道封装单元的第二焊球上表面，实现了多通道射频芯片结构的垂直方向封装堆叠，具有良好的隔离度，达到了提高集成密度、减小封装面积的作用，能够使用现有常规的成熟工艺完成制造，工艺实施难度低，风险小，具有良好的射频性能。
23.可选地，所述上层基板的正面包括：多个第一连接焊盘，所述第一芯片焊接在所述多个第一连接焊盘上；和/或，所述下层基板的正面包括：多个第二连接焊盘，所述第二芯片对应所述第一芯片的位置焊接在所述多个第二连接焊盘上。
24.在上述实现过程中，通过将多个芯片贴装在对应连接焊盘的工艺实施方式，得到射频多通道pop封装结构，该封装结构内可包含引线键合类芯片、标贴类芯片、倒装类芯片等多种芯片，提高了集成密度、减小了封装面积。
25.第三方面，本技术实施例还提供一种电子设备，包括：处理器、存储器，所述存储器存储有所述处理器可执行的机器可读指令，当电子设备运行时，所述机器可读指令被所述处理器执行时执行上述的方法的步骤。
26.第四方面，本技术实施例提供一种计算机可读存储介质，所述存储介质上存储有计算机程序，所述计算机程序被处理器运行时执行上述的方法的步骤。
27.为使本技术的上述目的、特征和优点能更明显易懂，下文特举实施例，并配合所附附图，作详细说明如下。
附图说明
28.为了更清楚地说明本技术实施例的技术方案，下面将对本技术实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
29.图1为本技术实施例提供的一种射频堆叠封装方法的流程图；
30.图2为本技术实施例提供的一种射频堆叠封装结构剖面图；
31.图3为本技术实施例提供的一种未切割前的上层射频通道封装单元剖面图；
32.图4为本技术实施例提供的一种未切割前的射频堆叠封装结构剖面图；
33.图5为本技术实施例提供的一种切割后的下层射频通道封装单元俯视图；
34.图6为本技术实施例提供的一种切割后的上层射频通道封装单元底视图；
35.图7为本技术实施例提供的电子设备的方框示意图。
36.图标：01-射频堆叠封装结构；10-上层基板；11-第一芯片；12-第一焊球；20-下层基板；21-第二芯片；22-第二焊球；23-外接焊盘；30-塑封料；300-电子设备；311-存储器；312-存储控制器；313-处理器；314-外设接口；315-输入输出单元；316-显示单元。
具体实施方式
37.下面将结合本技术实施例中附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本技术实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本技术的实施例的详细描述并非旨在限制要求保护的本技术的范围，而是仅仅表示本技术的选定实施例。基于本技术的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。
38.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
39.在介绍本技术实施例前，首先对涉及的技术概念作简要介绍。
40.pop封装：pop(package on package)堆叠装配技术，即元器件堆叠装配，在底部元器件上面再放置元器件，逻辑加存储通常为2到4层，存储型pop结构可达8层。外形高度会稍微高些，但是装配前各个器件可以单独测试，保障了更高的良品率，总的堆叠装配成本可降至最低；器件的组合可以由终端使用者自由选择，对于3g移动电话，数码相机等这是优选装配方案；pop组件通常只包含两个封装，例如安装在逻辑器件顶部的存储器件。
41.bga倒装：倒装芯片(fc)不是特定的封装(如soic)，甚至是封装类型(如bga)。倒装芯片描述了将管芯与封装载体电连接的方法。封装载体，衬底或引线框，然后提供从管芯到封装外部的连接；在“标准”封装中，裸片和载体之间的互连使用导线制成；将模具面向上连接，然后将导线首先粘合到模具上，然后环绕并结合到载体上。电线长度通常为1-5毫米，直径为15-35微米，相比之下，倒装芯片封装中的管芯和载体之间的互连通过直接放置在管芯表面上的导电“凸点”来实现，碰撞的模具然后“翻转”并且面朝下放置，凸块直接连接到载体。凸块通常为60-100μm高，直径为80-125μm。倒装芯片连接通常由两种方式形成：使用焊料或使用导电粘合剂。到目前为止，最常见的封装互连是焊料。
42.扇出及互联：扇入型封装和扇出型封装区别，谈到扇出型(fan-out)封装，必然会联系到扇入型(fan-in)封装。扇入型(fan-in)封装工艺流程大致描述为：整片晶圆芯片进行封装测试，之后再切割成单颗芯片，封装尺寸与芯片尺寸大小相同，随着i/o数量的增加，
芯片尺寸无法容纳所有i/o时，扇出型封装由此衍生而来。扇出型封装基于重组技术，芯片被切割完毕后，将芯片重新嵌埋到重组载板(8寸，12寸wafer carrier或者600mmx580mm等大尺寸面板)，按照与扇入型封装工艺类似的步骤进行封装测试，然后将重组载板切割为单颗芯片，芯片外的区域为fan-out区域，允许将球放在芯片区域外。两者最大的差异为rdl布线，在扇入型封装中，rdl向内布线，而在扇出型封装中，rdl既可向内又可向外布线，所以扇出型封装可以实现更多的i/o。
43.现有pop封装的上下层封装中芯片可以采用引线键合、倒装焊接或两者组合形式，可堆叠也可平铺。可利用穿透模塑过孔(through molding via，tmv)技术中的焊球填充实现上下层的互连。在pop封装中，tmv(through molding via，塑封通孔)是指在底层塑封模块的塑封料上垂直打孔至基板的焊盘处，然后通过对tmv孔进行金属化，通过bga(ball grid array焊球阵列封装)焊球与顶层模块进行互连，实现pop叠层封装的一种互连方法。通过tmv技术可以缩小封装的尺寸，可以获得下一代pop应用所需的更高的互连密度、性能和可靠性。但目前，由于射频pop结构的不同，现有针对于射频pop结构封装的方法不尽相同，且不乏工艺漏洞，或者工艺复杂性大，成本较高。有鉴于此，本技术实施例提供了一种如下介绍的射频堆叠封装方法及结构。
44.请参阅图1，图1为本技术实施例提供的一种射频堆叠封装方法的流程图，下面对本技术实施例进行详细阐释，该方法包括：步骤100、步骤120、步骤140、步骤160和步骤180。
45.步骤100：在上层基板10正面安装多个第一芯片11；
46.步骤120：在上层基板10背面植入第一焊球12，以形成上层射频通道封装单元；
47.步骤140：在下层基板20正面对应多个第一芯片11的位置安装多个第二芯片21；
48.步骤160：在下层基板20正面植入第二焊球22，以形成下层射频通道封装单元；
49.步骤180：将第一焊球12垂直贴装于第二焊球22上表面，以形成射频堆叠封装结构01。
50.示例性地，上层基板10和下层基板20可以是：制作的有机基板、陶瓷基板和玻璃基板等多种类型基板中的一种，基板内部具有能够实现所需的电气互联线路，基板表面加工相应的焊盘结构，用于组装表贴器件焊盘、引线键合焊盘、植球焊盘等多种类型的连接焊盘。第一芯片11和第二芯片21可以是：在上层射频通道封装单元、下层射频通道封装单元各自的基板上安装的芯片、器件，可以是引线键合类芯片、标贴类芯片、倒装类芯片等多种种类的芯片。第一焊球12和第二焊球22可以是：在上层射频通道封装单元、下层射频通道封装单元各自的基板上焊接的焊球，分别作为上下层封装的导通引脚，用于将上层射频通道的输入信号、输出信号、电源信号、地信号、控制信号等多种信号传输至下层射频通道。
51.可选地，如图2所示，示出了一种封装完成的射频堆叠封装结构01，该射频堆叠封装结构01中第一芯片11、第二芯片21都包括三种类型的芯片，由三种类型的第一芯片11组成上层射频通道，由三种类型的第二芯片21组成下层射频通道，第一芯片11与其对应的第二芯片21在两个射频通道封装单元中的器件数量可变，但都相互对应，功能相同。可在上层基板10、下层基板20合适区域设置金属焊盘，将第一焊球12与第二焊球22固定焊接在金属焊盘区域，实现植球操作；然后基于pop实施工艺，可将第一焊球12倒装在第二焊球22上进行连接，进而实现上层射频通道封装单元与下层射频通道封装单元的通道互联，将上层射频通道封装单元以塑封料30包裹，实现器件保护的作用。上层射频通道封装单元的封装使
用上层基板10进行扇出及互联，下层射频通道封装单元的封装使用下层基板20进行扇出及互联；同时，上层射频通道封装单元的输入信号、输出信号、电源信号、地信号、控制信号均通过第一焊球12与第二焊球22的连接导通至下层基板20内，并可通过下层基板20的外接焊盘23对外引出。
52.通过基于多类型芯片的pop结构实施工艺，在上层射频通道封装底部进行植球操作，作为上层封装的输出引脚，在下层射频通道封装上部进行植球操作，作为下层封装的输入引脚，并通过焊球连接将上层射频通道封装垂直贴装焊接在下层射频通道封装上表面，实现了多通道射频芯片的垂直方向封装堆叠，达到了提高集成密度、减小封装面积的作用，能够使用现有常规的成熟工艺完成制造，工艺实施难度低，风险小，具有良好的射频性能。
53.在一个实施例中，步骤180可以包括：步骤181、步骤182和步骤183。
54.步骤181：对下层射频通道封装单元中的第二焊球22以及第二芯片21进行塑封；
55.步骤182：对第二焊球22上表面的塑封料30进行研磨；
56.步骤183：将第一焊球12垂直贴装于第二焊球22被研磨而暴露出的上表面区域，以形成射频堆叠封装结构01。
57.示例性地，首先进行塑封：可通过塑封设备，对下层射频通道封装单元中的下层基板20进行塑封，将内部芯片器件及第二焊球22利用塑封料30完全包覆住，其中塑封材料可以是环氧塑封料30；然后进行研磨：塑封完成以后，可通过粗磨和精磨工艺，在第二焊球22顶部的塑封材料进行研磨处理，研磨至露出第二焊球22上表面的一定尺寸，该尺寸需足够供第二焊球22回流焊接使用。最后进行贴装：研磨完成以后，可将上层射频通道封装单元通过倒装的方式贴装在下层射频通道封装单元表面，其中，露出塑封料30的第二焊球22表面区域作为回流焊接使用。通过塑封、研磨露出第二焊球22上表面区域、贴装组合等工艺实施流程，实现了上下层通道有效的垂直互联，不需要进行布线，对于射频信号的传输，阻抗匹配设计更加简洁，降低了信号传输损耗。
58.在一个实施例中，步骤183可以包括：步骤1831。
59.步骤1831：基于bga倒装方式，将第一焊球12垂直贴装于第二焊球22被研磨而暴露出的上表面区域，以形成射频堆叠封装结构01。
60.示例性地，该射频堆叠封装结构01中上层射频通道封装单元可通过bga(ball grid array焊球阵列封装)倒装方式，将第一焊球12倒装在第二焊球22上进行连接，第二焊球22与下层射频通道单元均被包裹在下层塑封料30中，通过研磨塑封料30，第二焊球22露出上部分金属化区域，与第一焊球12底部贴合形成连接关系，第一焊球12与上层基板10连接的区域、以及第二焊球22与下层基板20连接的区域设置金属焊盘，方便回流焊接。通过bga倒装方式实现第一焊球12与第二焊球22的互联互通，相比电镀、蒸镀、磁控溅射、物理或化学气相沉积等工艺，过程更简单，降低了成本。
61.在一个实施例中，步骤183之后还包括：步骤184。
62.步骤184：对上层射频通道封装单元和下层射频通道封装单元之间的空隙进行填充固化。
63.示例性地，在上层基板10、下层基板20合适区域设置金属焊盘，将第一焊球12与第二焊球22焊接在金属焊盘区域，实现植球操作；可基于pop实施工艺将第一焊球12倒装在第二焊球22上进行连接，进而实现上层射频通道封装单元与下层射频通道封装单元的通道互
联；同时，将上层射频通道封装单元的上层基板10上的芯片以塑封料30包裹，由于第二焊球22与下层射频通道单元均被包裹在下层塑封料30中，第一焊球12位于上层基板10的背面未被塑封，因此可将上下层射频通道之间的第一焊球12所在连接区域，利用底部填充胶进行填充，进而增加了射频堆叠封装结构01的稳定性，提高了pop互联结构的可靠性。
64.在一个实施例中，第一芯片11包括：表贴无源器件以及正装键合芯片；步骤100可以包括：步骤101和步骤102。
65.步骤101：将表贴无源器件回流焊接在上层基板10的第一连接焊盘上；
66.步骤102：将正装键合芯片正装粘贴在上层基板10的第一连接焊盘上，并进行引线键合。
67.示例性地，第一连接键盘可以包括：表贴器件焊盘、引线键合焊盘、植球焊盘等多种对应功能键盘。可选地，在上层基板10上制作安装第一连接焊盘，使用点胶机在第一连接焊盘进行点胶，然后启动芯片拾取设备，将表贴无源器件以及正装键合芯片贴装于第一连接焊盘上，再放入烘箱进行烘烤，其中，烘烤温度、烘烤时间可以根据实际进行自行确定，胶水固化后取出；采用等离子清洗或水洗完成上层基板10表面的清洗。对于正装键合芯片，需要通过引线键合方法，将正装键合的i/o端口与上层基板10上的引线键合焊盘通过引线进行键合。具体地，首先进行表贴无源器件的贴片操作，该芯片可为倒装芯片或者表贴器件；贴片后进行回流操作，实现表贴无源器件的焊接；随后清洗基板，去除助焊剂或者其他污渍。将正装键合芯片正装粘贴在上层基板10上，粘接物质固化后，再进行引线键合。通过对多个芯片按类型进行贴装的工艺实施方式，得到射频多通道pop封装结构，该封装结构内可包含引线键合类芯片、标贴类芯片、倒装类芯片等多种芯片，提高了集成密度、减小了封装面积。
68.在一个实施例中，第二芯片21包括：表贴无源器件以及正装键合芯片；步骤140可以包括：步骤141和步骤142。
69.步骤141：将表贴无源器件回流焊接在下层基板20的第二连接焊盘上；
70.步骤142：将正装键合芯片正装粘贴在下层基板20的第二连接焊盘上，并进行引线键合。
71.示例性地，第二连接键盘可以包括：表贴器件焊盘、引线键合焊盘、植球焊盘等多种对应功能键盘。可选地，在下层基板20上制作安装第二连接焊盘，使用点胶机在第二连接焊盘进行点胶，然后启动芯片拾取设备，将表贴无源器件以及正装键合芯片贴装于第二连接焊盘上，再放入烘箱进行烘烤，其中，烘烤温度、烘烤时间可以根据实际进行自行确定，胶水固化后取出；采用等离子清洗或水洗完成上层基板10表面的清洗。对于正装键合芯片，需要通过引线键合方法，将正装键合的i/o端口与下层基板20上的引线键合焊盘通过引线进行键合。具体地，首先进行表贴无源器件的贴片操作，该芯片可为倒装芯片或者表贴器件；贴片后进行回流操作，实现表贴无源器件的焊接；随后清洗基板，去除助焊剂或者其他污渍。将正装键合芯片正装粘贴在下层基板20上，粘接物质固化后，再进行引线键合。通过对多个芯片按类型进行贴装的工艺实施方式，得到射频多通道pop封装结构，该封装结构内可包含引线键合类芯片、标贴类芯片、倒装类芯片等多种芯片，提高了集成密度、减小了封装面积。
72.在一个实施例中，该第一焊球12包括：第一左边缘焊球、第一右边缘焊球和多个中
间焊球；该第二焊球22包括：第二左边缘焊球和第二右边缘焊球；步骤183还可以包括：步骤184和步骤185。
73.步骤184：将第一左边缘焊球垂直贴装于第二左边缘焊球的上表面区域；
74.步骤185：将第二左边缘焊球垂直贴装于第二右边缘焊球的上表面区域；其中，多个中间焊球垂直抵接于下层射频通道封装单元，并形成电磁隔离。
75.示例性地，对上层基板10进行塑封，使用塑封料30对上层基板10中的芯片和器件进行塑封保护，塑封料30可为环氧类。上层基板10塑封完成后，在上层基板10背面植球，可以植入多个第一焊球12，其包括第一左边缘焊球、第一右边缘焊球和多个中间焊球，均作为与下层射频通道封装单元中下层基板20的连接。如图3所示，植入多个第二焊球22操作完成后，对上层射频封装从中间进行切割操作，得到单颗封装的上层射频通道封装单元，一个完整的上层射频通道封装被均分切割为两个独立的上层射频通道封装单元。
76.进一步地，完成切割上层通道封装后，制作下层基板20，在下层基板20两端边缘植入第二焊球22，其包括第二左边缘焊球和第二右边缘焊球，可通过在该基板上制作相应的焊盘，作为第二芯片21、第二焊球22等结构的连接焊盘。先进行植球操作，完成后对不同类型的第二芯片21进行回流焊接、正装贴片、引线键合，再清洗基板。对下层基板20进行塑封，将内部器件及第二焊球22完全包覆住，研磨塑封料30露出第二左边缘焊球和第二右边缘焊球上表面部分区域，最后将第一左边缘焊球倒装于第一左边缘焊球上表面部分区域、第一右边缘焊球倒装于第二右边缘焊球上表面部分区域，通过回流焊接的方式实现。如图4所示，示出了未切割前的结构，等到第一焊球12所在连接区域进行填充固化后，再将整体pop结构进行切割操作，即可得到单颗的射频多通道pop结构(如图2所示的射频堆叠封装结构01)。
77.如图5所示，示出了一种下层射频通道封装单元的封装俯视图，下层通道可包括三种类型的第二芯片21构成，第二芯片21外围布置多个第二焊球22。可选地，根据上层通道引脚数量要求，可将焊球布置为多层结构，图中的焊球被排布为两层结构，分别为内层焊球(靠近芯片侧虚线框内的焊球)及外层焊球(远离芯片侧虚线框内的焊球)，上层射频通道的信号主要通过外层焊球进行连接，内层焊球主要为接地引脚，可屏蔽下层通道上的电磁干扰，增加通道隔离度。进一步地，可在内层焊球及外层焊球之间增加至少一层以上接地焊球，增加隔离度。
78.如图6所示，示出了一种上层射频通道封装单元的封装底视图，上层基板10上封装设置多个第一焊球12，位置分别与图5中下层通道上的第二焊球22相对应。相应地，下层通道中的内层焊球及外层焊球，可分别与上层通道虚线框中的内层焊球及外层焊球相对应。为增加上下层通道之间的隔离度，上层通道的封装基板底部中间区域可使用接地金属层(图6中阴影区域)覆盖，该金属层在上层基板10的加工中形成，可与该金属层区域中的第一焊球12连接，一起形成屏蔽结构。
79.通过将上下基板的边缘焊球焊接在一块实现上下层通道的互联互通，节省了工艺流程，简单实用。同时，合理布置上下层通道之间的连接焊球，保证了上下层通道之间的隔离度，有助于形成良好的电磁隔离，提高了射频质量。
80.在一个实施例中，步骤160之后可以包括：步骤161。
81.步骤161：在下层基板20的背面加工多个外接焊盘23；其中，该外接焊盘23用于提
供外部射频输出的引脚接口。
82.示例性地，在对下层射频通道封装单元中的下层基板20进行植球、表贴前，需要在下层基板20上制作相应的焊盘，作为第二芯片21、第二焊球22等结构的连接焊盘；同时，在下层基板20底部制作多个外接焊盘23，作为整个pop结构的对外输出引脚，再进行后续清洗、贴片、引线键合、塑封等工艺流程，有利于射频信号的更好传输。
83.本技术实施例还提供了一种射频堆叠封装结构01，该封装结构包括：上层射频通道封装单元、下层射频通道封装单元和焊球连接层；上层射频通道封装单元与下层射频通道封装单元通过焊球连接层垂直互联且形成电磁隔离；
84.上层射频通道封装单元包括：上层基板10、多个第一芯片11，多个第一芯片11安装在上层基板10上；下层射频通道封装单元包括：下层基板20、多个第二芯片21，第二芯片21对应多个第一芯片11的位置安装在下层基板20上；焊球连接层包括：第一焊球12、第二焊球22；第一焊球12设置于上层基板10的背面，第二焊球22设置于下层基板20的正面；第一焊球12垂直贴装于第二焊球22的上表面区域；其中，上层射频通道封装单元产生的射频信号通过焊球连接层传递至下层射频通道封装单元，并由下层射频通道封装单元进行外部射频输出。
85.示例性地，通过基于多类型芯片的pop结构实施工艺，在上层射频通道封装单元上层基板10背面设置第一焊球12，作为上层封装的输出引脚，在下层射频通道封装单元中下层基板20正面设置第二焊球22，作为下层封装的输入引脚，并将上层射频通道封装单元中的第一焊球12垂直贴装焊接在下层射频通道封装单元的第二焊球22上表面，实现了多通道射频芯片结构的垂直方向封装堆叠，达到了提高集成密度、减小封装面积的作用，能够使用现有常规的成熟工艺完成制造，工艺实施难度低，风险小，具有良好的射频性能。
86.同时，上层射频通道封装单元与下层射频通道封装单元通过焊球连接层(如图5和图6中虚线框内靠近芯片侧的内层焊球排布)实现了电磁隔离，隔离上下层通道电路中不同部分的信号，防止上下层射频信号产生相互干扰，从而可以实现射频系统的稳定运行。
87.可选地，上层基板10的正面包括：多个第一连接焊盘，第一芯片11焊接在多个第一连接焊盘上；和/或，下层基板20的正面包括：多个第二连接焊盘，第二芯片21对应第一芯片11的位置焊接在多个第二连接焊盘上。
88.示例性地，通过将多个芯片贴装在对应连接焊盘的工艺实施方式，得到射频多通道pop封装结构，该封装结构内可包含引线键合类芯片、标贴类芯片、倒装类芯片等多种芯片，提高了集成密度、减小了封装面积。
89.请参阅图7，图7是电子设备的方框示意图。电子设备300可以包括存储器311、存储控制器312、处理器313、外设接口314、输入输出单元315、显示单元316。本领域普通技术人员可以理解，图7所示的结构仅为示意，其并不对电子设备300的结构造成限定。例如，电子设备300还可包括比图7中所示更多或者更少的组件，或者具有与图7所示不同的配置。
90.上述的存储器311、存储控制器312、处理器313、外设接口314、输入输出单元315、显示单元316各元件相互之间直接或间接地电性连接，以实现数据的传输或交互。例如，这些元件相互之间可通过一条或多条通讯总线或信号线实现电性连接。上述的处理器313用于执行存储器中存储的可执行模块。
91.其中，存储器311可以是，但不限于，随机存取存储器(random access memory，简
称ram)，只读存储器(read only memory，简称rom)，可编程只读存储器(programmable read-only memory，简称prom)，可擦除只读存储器(erasable programmable read-only memory，简称eprom)，电可擦除只读存储器(electric erasable programmable read-only memory，简称eeprom)等。其中，存储器311用于存储程序，所述处理器313在接收到执行指令后，执行所述程序，本技术实施例任一实施例揭示的过程定义的电子设备300所执行的方法可以应用于处理器313中，或者由处理器313实现。
92.上述的处理器313可能是一种集成电路芯片，具有信号的处理能力。上述的处理器313可以是通用处理器，包括中央处理器(central processing unit，简称cpu)、网络处理器(network processor，简称np)等；还可以是数字信号处理器(digital signal processor，简称dsp)、专用集成电路(application specific integrated circuit，简称asic)、现场可编程门阵列(fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本技术实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
93.上述的外设接口314将各种输入/输出装置耦合至处理器313以及存储器311。在一些实施例中，外设接口314，处理器313以及存储控制器312可以在单个芯片中实现。在其他一些实例中，他们可以分别由独立的芯片实现。
94.上述的输入输出单元315用于提供给用户输入数据。所述输入输出单元315可以是，但不限于，鼠标和键盘等。
95.上述的显示单元316在电子设备300与用户之间提供一个交互界面(例如用户操作界面)给用户参考。在本实施例中，所述显示单元316可以是液晶显示器或触控显示器。液晶显示器或触控显示器可以对处理器执行所述程序的过程进行显示。
96.本实施例中的电子设备300可以用于执行本技术实施例提供的各个方法中的各个步骤。
97.此外，本技术实施例还提供一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器运行时执行上述方法实施例中的步骤。
98.本技术实施例所提供的上述方法的计算机程序产品，包括存储了程序代码的计算机可读存储介质，所述程序代码包括的指令可用于执行上述方法实施例中的步骤，具体可参见上述方法实施例，在此不再赘述。
99.在本技术所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。在本技术实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
100.需要说明的是，功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本技术的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现
出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本技术各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(read-only memory，rom)随机存取存储器(random access memory，ram)、磁碟或者光盘等各种可以存储程序代码的介质。
101.在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
102.以上所述仅为本技术的实施例而已，并不用于限制本技术的保护范围，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。

技术特征：
1.一种射频堆叠封装方法，其特征在于，所述方法包括：在上层基板正面安装多个第一芯片；在所述上层基板背面植入第一焊球，以形成上层射频通道封装单元；在下层基板正面对应所述多个第一芯片的位置安装多个第二芯片；在所述下层基板正面植入第二焊球，以形成下层射频通道封装单元；将所述第一焊球垂直贴装于所述第二焊球上表面，以形成射频堆叠封装结构。2.根据权利要求1所述的方法，其特征在于，所述将所述第一焊球垂直贴装于所述第二焊球上表面，以形成射频堆叠封装结构，包括：对所述下层射频通道封装单元中的第二焊球以及第二芯片进行塑封；对所述第二焊球上表面的塑封料进行研磨；将第一焊球垂直贴装于所述第二焊球被研磨而暴露出的上表面区域，以形成所述射频堆叠封装结构。3.根据权利要求2所述的方法，其特征在于，所述将所述第一焊球垂直贴装于所述第二焊球被研磨而暴露出的上表面区域，以形成所述射频堆叠封装结构，包括：基于bga倒装方式，将所述第一焊球垂直贴装于所述第二焊球被研磨而暴露出的上表面区域，以形成所述射频堆叠封装结构。4.根据权利要求1所述的方法，其特征在于，所述将所述第一焊球垂直贴装于所述第二焊球上表面，以形成射频堆叠封装结构之后，所述方法还包括：对所述上层射频通道封装单元和下层射频通道封装单元之间的空隙进行填充固化。5.根据权利要求1所述的方法，其特征在于，其中，所述第一芯片包括：表贴无源器件以及正装键合芯片；所述在上层基板正面安装多个第一芯片，包括：将所述表贴无源器件回流焊接在所述上层基板的第一连接焊盘上；将所述正装键合芯片正装粘贴在所述上层基板的第一连接焊盘上，并进行引线键合。6.根据权利要求1所述的方法，其特征在于，其中，所述第二芯片包括：表贴无源器件以及正装键合芯片；所述在下层基板正面对应安装多个第二芯片，包括：将所述表贴无源器件回流焊接在所述下层基板的第二连接焊盘上；将所述正装键合芯片正装粘贴在所述下层基板的第二连接焊盘上，并进行引线键合。7.根据权利要求1所述的方法，其特征在于，其中，所述第一焊球包括：第一左边缘焊球、第一右边缘焊球和多个中间焊球；所述第二焊球包括：第二左边缘焊球和第二右边缘焊球；所述将所述第一焊球垂直贴装于所述第二焊球上表面，以形成射频堆叠封装结构，包括：将所述第一左边缘焊球垂直贴装于所述第二左边缘焊球的上表面区域；将所述第二左边缘焊球垂直贴装于所述第二右边缘焊球的上表面区域；其中，所述多个中间焊球垂直抵接于所述下层射频通道封装单元，并形成电磁隔离。8.根据权利要求1所述的方法，其特征在于，在所述在下层基板正面对应所述多个第一芯片的位置安装多个第二芯片之后，所述方法还包括：
在所述下层基板的背面加工多个外接焊盘；其中，所述外接焊盘用于提供外部射频输出的引脚接口。9.一种射频堆叠封装结构，其特征在于，所述封装结构包括：上层射频通道封装单元、下层射频通道封装单元和焊球连接层；所述上层射频通道封装单元与所述下层射频通道封装单元通过焊球连接层垂直互联且形成电磁隔离；所述上层射频通道封装单元包括：上层基板、多个第一芯片，所述多个第一芯片安装在所述上层基板上；所述下层射频通道封装单元包括：下层基板、多个第二芯片，所述第二芯片对应所述多个第一芯片的位置安装在所述下层基板上；所述焊球连接层包括：第一焊球、第二焊球；所述第一焊球设置于所述上层基板的背面，所述第二焊球设置于下层基板的正面；所述第一焊球垂直贴装于所述第二焊球的上表面区域；其中，所述上层射频通道封装单元产生的射频信号通过所述焊球连接层传递至所述下层射频通道封装单元，并由所述下层射频通道封装单元进行外部射频输出。10.根据权利要求9所述的封装结构，其特征在于，所述上层基板的正面包括：多个第一连接焊盘，所述第一芯片焊接在所述多个第一连接焊盘上；和/或，所述下层基板的正面包括：多个第二连接焊盘，所述第二芯片对应所述第一芯片的位置焊接在所述多个第二连接焊盘上。

技术总结
本申请提供一种射频堆叠封装方法及结构，该方法包括：在上层基板正面安装多个第一芯片；在上层基板背面植入第一焊球，以形成上层射频通道封装单元；在下层基板正面对应多个第一芯片的位置安装多个第二芯片；在下层基板正面植入第二焊球，以形成下层射频通道封装单元；将第一焊球垂直贴装于第二焊球上表面，以形成射频堆叠封装结构。通过基于多类型芯片的POP结构实施工艺，实现了多通道射频芯片结构的垂直方向封装堆叠，达到了提高集成密度、减小封装面积的作用，能够使用现有常规的成熟工艺完成制造，工艺实施难度低，风险小，具有良好的射频性能。的射频性能。的射频性能。


技术研发人员：石先玉 孙瑜 吴昊 李克忠 万里兮
受保护的技术使用者：成都万应微电子有限公司
技术研发日：2023.06.20
技术公布日：2023/8/14