陶瓷电子组件的制作方法

陶瓷电子组件
1.本技术要求于2022年3月8日在韩国知识产权局提交的第10-2022-0029557号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
2.本公开涉及一种陶瓷电子组件。


背景技术：

3.多层陶瓷电容器(mlcc，一种多层电子组件)可以是安装在各种电子产品(诸如，显示装置(包括液晶显示器(lcd)和等离子体显示面板(pdp))、计算机、智能电话和移动电话等)的印刷电路板上以允许在其中充电和从其放电的片式电容器。
4.通常，用于高电容多层陶瓷电容器等的介电材料是基于钛酸钡(batio3)的铁电材料，其具有在室温下的高介电常数、相对小的损耗因子和优异的绝缘电阻特性。近年来，由于电子组件行业的发展，对于在耐受电压和高温下具有优异的电容、温度特性和可靠性的陶瓷电子组件的需求迅速增加。因此，除了根据eia(电子工业协会)标准保证高达85℃的最高工作温度的常规高电容陶瓷电子组件之外，需要保证高达125℃的最高工作温度的x7r陶瓷电子组件、保证高达150℃的最高工作温度的x8r陶瓷电子组件，并且还需要保证高达200℃的最高工作温度的x9m陶瓷电子组件。
5.然而，由于钛酸钡(bt，batio3)仅具有125℃的居里温度，因此存在钛酸钡的介电常数在该温度以上迅速降低的局限。为了解决该问题，正在研究如下方法：通过应用混合有其中固溶有ca的钛酸钡(bct，(ba
1-x
ca
x
)tio3)和钛酸钡(bt，batio3)的基体材料粉末来改善高温电容系数(tcc)。
6.然而，当使用混合有bct和bt的基体材料粉末时，可改善tcc，但是防潮可靠性可能降低，因此需要解决该问题的方法。


技术实现要素：

7.本公开的一方面在于提供一种具有优异的防潮可靠性的陶瓷电子组件。
8.本公开的一方面在于提供一种具有优异的高温可靠性的陶瓷电子组件。
9.然而，本公开的目的不限于上面的内容，并且在描述本公开的具体实施例的过程中将更容易地理解本公开的目的。
10.根据本公开的一方面，一种陶瓷电子组件包括：主体，包括介电层以及在第一方向上交替设置的第一内电极和第二内电极且所述介电层介于所述第一内电极和所述第二内电极之间，所述主体具有在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并在第三方向上彼此相对的第五表面和第六表面；第一外电极，设置在所述第三表面上并连接到所述第一内电极；以及第二外电极，设置在所述第四表面上并连接到所述第二内电极，其中，所述主体包括：电容形成部，包括所述第一内电极和
所述第二内电极以及介于所述第一内电极和所述第二内电极之间的所述介电层以形成电容，以及覆盖部，设置在所述电容形成部在所述第一方向上的两个端表面上，所述介电层包括batio3和(ba
1-x
ca
x
)tio3，0.01≤x≤0.15，所述覆盖部包括batio3，并且在所述主体的在所述第一方向和所述第三方向上的截面中，所述覆盖部中由孔占据的面积相对于所述覆盖部的面积的比率为s1，所述介电层中由孔占据的面积相对于所述介电层的面积的比率为s2，并且s1《s2。
11.根据本公开的一方面，一种陶瓷电子组件包括：主体，包括介电层以及在第一方向上交替设置的第一内电极和第二内电极且所述介电层介于所述第一内电极和所述第二内电极之间，所述主体具有在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并在第三方向上彼此相对的第五表面和第六表面；第一外电极，设置在所述第三表面上并连接到所述第一内电极；以及第二外电极，设置在所述第四表面上并连接到所述第二内电极，其中，所述主体包括：电容形成部，包括所述第一内电极和所述第二内电极以及介于所述第一内电极和所述第二内电极之间的所述介电层以形成电容，覆盖部，设置在所述电容形成部在所述第一方向上的两个端表面上，以及边缘部，设置在所述电容形成部在所述第三方向上的两个侧表面上，所述介电层包括batio3和(ba
1-x
ca
x
)tio3，0.01≤x≤0.15，所述边缘部包括batio3，并且在所述主体的在所述第一方向和所述第三方向上的截面中，所述边缘部中由孔占据的面积相对于所述边缘部的面积的比率为s3，所述介电层中由孔占据的面积相对于所述介电层的面积的比率为s2，并且s3《s2。
12.根据本公开的一方面，一种陶瓷电子组件包括：主体，包括介电层以及在第一方向上交替设置的第一内电极和第二内电极且所述介电层介于所述第一内电极和所述第二内电极之间，所述主体具有在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并在第三方向上彼此相对的第五表面和第六表面；第一外电极，设置在所述第三表面上并连接到所述第一内电极；以及第二外电极，设置在所述第四表面上并连接到所述第二内电极，其中，所述主体包括：电容形成部，包括所述第一内电极和所述第二内电极以及介于所述第一内电极和所述第二内电极之间的所述介电层以形成电容，以及边缘部，设置在所述电容形成部的在所述第三方向上的两个侧表面上，所述介电层包括batio3和(ba
1-x
ca
x
)tio3，0.01≤x≤0.15，并且所述边缘部包括batio3且不包含(ba
1-x
ca
x
)tio3，0.01≤x≤0.15。
附图说明
13.通过结合附图的以下具体实施方式，本公开的以上和其他方面、特征及优点将被更清楚地理解。
14.图1是根据本公开的实施例的陶瓷电子组件的示意性立体图。
15.图2示意性地示出沿图1的线i-i'截取的截面图。
16.图3示意性地示出沿图1的线ii-ii'截取的截面图。
17.图4是图2的区域k1的放大图。
18.图5是图2的区域k2的放大图。
19.图6是根据本公开的实施例的陶瓷电子组件的示意性立体图。
20.图7示意性地示出沿图6的线iii-iii'截取的截面图。
21.图8是根据本公开的实施例的陶瓷电子组件的示意性立体图。
22.图9示意性地示出沿图8的线iv-iv'截取的截面图。
23.图10是使用扫描电子显微镜扫描的包含batio3和(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)的覆盖部的截面的图像。
24.图11是包含batio3的覆盖部的截面的扫描电子显微镜图像。
25.图12是使用图像分析程序对图10的图像中的孔的比率的分析。
26.图13是使用图像分析程序对图11的图像中的孔的比率的分析。
具体实施方式
27.在下文中，将参照附图如下描述本公开的实施例。然而，本公开可以以许多不同的形式例证，并且不应被解释为局限于在此阐述的具体实施例。更确切地说，提供这些实施例使得本公开将是透彻的和完整的，并且将向本领域技术人员充分地传达本公开的范围。因此，为了清楚的描述，在附图中可夸大要素的形状和尺寸，并且在附图中由相同的附图标记指示的要素为相同的要素。
28.在附图中，可省略某些要素以清楚地示出本公开，并且为了清楚地表示多个层和区域，可放大厚度。在相同概念的范围内具有相同功能的相同要素将使用相同的附图标记来描述。此外，在整个说明书中，将理解的是，除非另有指示，否则当一部分“包括”要素时，该部分还能够包括其他要素，而不排除其他要素。
29.在附图中，第一方向可指堆叠方向或厚度方向，第二方向可指长度方向，第三方向可指宽度方向。
30.多层电子组件
31.图1是根据本公开的实施例的陶瓷电子组件的示意性立体图。
32.图2示意性地示出沿图1的线i-i'截取的截面图。
33.图3示意性地示出沿图1的线ii-ii'截取的截面图。
34.图4是图2的区域k1的放大图。
35.图5是图2的区域k2的放大图。
36.在下文中，将参照图1至图5详细描述根据本公开的实施例的陶瓷电子组件100。
37.另外，虽然多层陶瓷电容器(在下文中，称为mlcc)已经被描述为陶瓷电子组件的示例，但本公开的实施例不限于此，本公开的实施例也可应用于各种使用陶瓷材料的陶瓷电子组件(例如，电感器、压电元件、变阻器、热敏电阻等)。
38.根据本公开的实施例，陶瓷电子组件100可包括：主体110，包括介电层111以及在第一方向上交替设置的第一内电极121和第二内电极122且介电层111介于第一内电极121和第二内电极122之间，主体110具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1至第四表面4并在第三方向上彼此相对的第五表面5和第六表面6；第一外电极131，设置在第三表面3上并连接到第一内电极121；以及第二外电极132，设置在第四表面4上并连接到第二内电极122，其中，主体110包括电容形成部ac以及覆盖部112和113，电容形
成部ac包括第一内电极121和第二内电极122以及介于它们之间的介电层111以形成电容，覆盖部112和113设置在电容形成部ac在第一方向上的两个端表面上，电容形成部ac的介电层111包括batio3和(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)，覆盖部112和113包括batio3，并且在主体110的在第一方向和第三方向上的截面中，当覆盖部112和113中由孔占据的面积相对于覆盖部112和113的面积的比率为s1，并且电容形成部ac的介电层111中由孔占据的面积相对于电容形成部ac的介电层111的面积的比率为s2时，s1《s2。
39.在主体110中，介电层111与内电极121和122可交替堆叠。
40.主体110不限于特定的形状，并且如图1至图3中所示，主体110可具有六面体形状或类似于六面体形状的形状。因为在烧结主体110的工艺中，包括在主体110中的陶瓷粉末颗粒可能收缩，所以主体110可不具有拥有完美直线的六面体形状。然而，主体110可大体上具有六面体形状。
41.主体110可具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1至第四表面4并在第三方向上彼此相对的第五表面5和第六表面6。
42.形成主体110的多个介电层111处于烧结的状态，并且相邻的介电层111可以是一体的，使得它们之间的边界在不使用扫描电子显微镜(sem)的情况下难以确定。堆叠的介电层的数量不需要特别限制，并且可考虑陶瓷电子组件的尺寸来确定。例如，主体可通过堆叠400个或更多个介电层来形成。
43.主体110可包括电容形成部ac以及覆盖部112和113，电容形成部ac设置在主体110内部并且包括第一内电极121和第二内电极122以形成电容，覆盖部112和113设置在电容形成部ac在第一方向上的两个端表面上。
44.另外，对电容器的电容形成有贡献的电容形成部ac可通过如下方式形成：重复层叠多个第一内电极121和多个第二内电极122且使介电层111介于它们之间。电容形成部ac的介电层111可包括batio3和(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)。电容形成部ac的介电层111可使用如下原材料形成：该原材料通过将各种陶瓷添加剂、有机溶剂、粘合剂、分散剂等添加至混合有batio3粉末和(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)粉末的基体材料粉末中而形成。
45.覆盖部112和113可包括设置在电容形成部ac在第一方向上的上方的上覆盖部112和设置在电容形成部ac在第一方向上的下方的下覆盖部113。覆盖部112和113可包括钛酸钡(batio3)。另外，覆盖部112和113可不包括(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)。覆盖部112和113可使用如下原材料形成，该原材料通过将各种陶瓷添加剂、有机溶剂、粘合剂、分散剂等添加至batio3粉末中而形成。
46.钛酸钡(bt，batio3)仅具有125℃的居里温度，因此存在介电常数在该温度以上迅速降低的局限。为了解决该问题，正在研究如下方法：通过应用混合有其中固溶有ca的钛酸钡(bct，(ba
1-x
ca
x
)tio3)和钛酸钡(bt，batio3)的基体材料粉末，来改善高温电容系数(tcc)。
47.然而，当构成主体的外观的覆盖部通过应用混合有其中固溶有ca的钛酸钡(bct，(ba
1-x
ca
x
)tio3)和钛酸钡(bt，batio3)的基体材料粉末来形成时，可能在覆盖部中产生孔，使得致密度可能降低，并且覆盖部中的孔可能作为湿气渗透路径，使得防潮可靠性可能降低。
48.即，当主体110完全通过应用混合有其中固溶有ca的钛酸钡(bct，(ba
1-x
ca
x
)tio3)和钛酸钡(bt，batio3)的基体材料粉末来形成时，可改善tcc，但是防潮可靠性可能降低。
49.因此，在实施例中，batio3可包括在覆盖部112和113中以降低覆盖部112和113的孔隙率，并且batio3和(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)可包括在电容形成部ac的介电层111中，以同时确保高温可靠性和防潮可靠性。
50.覆盖部112和113可包含batio3作为主成分，并且可包含mg、dy、y、mn、cr、v、si、al、zr等作为副成分。电容形成部ac的介电层111可包含batio3和(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)作为主成分，并且可包含mg、dy、y、mn、cr、v、si、al、zr等作为副成分。这里，主成分的含义可意味着相对于100摩尔的主成分，除了主成分之外的剩余成分的摩尔数小于等于30摩尔。在本公开中，(ba
1-x
ca
x
)tio3可优选地具有在0.01至0.15的范围内的ca改性量x。
51.batio3和(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)可通过水热合成法、固相法、共沉淀法、溶胶-凝胶法制备，但其实施例不限于此。
52.此外，覆盖部112和113的平均厚度tc不需要特别限制。然而，在具有大于等于1608(长度
×
宽度，1.6mm
×
0.8mm)的尺寸的陶瓷电子组件中，通常，覆盖部112和113的平均厚度tc可大于等于100μm。
53.覆盖部112和113的平均厚度tc可指第一方向上的尺寸，并且可以是在电容形成部ac的上方或下方等间隔设置的五个点处测量的覆盖部112和113在第一方向上的尺寸的平均值。
54.另外，边缘部114和115可设置在电容形成部ac的侧表面上。
55.边缘部114和115可包括设置在电容形成部ac在第三方向(宽度方向)上的一个侧表面上的第一边缘部114和设置在电容形成部ac在第三方向(宽度方向)上的另一侧表面上的第二边缘部115。即，边缘部114和115可设置在电容形成部ac在宽度方向上的两个侧表面上。
56.如图3中所示，边缘部114和115可指：在主体110的在宽度方向-厚度方向上截取的截面中，第一内电极121和第二内电极122的两端与主体110的外表面之间的区域。
57.边缘部114和115可基本上用于防止由物理应力或化学应力导致的对内电极的损坏。
58.边缘部114和115可通过如下方式形成：在通过将导电膏涂覆至陶瓷生片的除了要形成边缘部的部分之外的部分上来形成内电极的工艺中，陶瓷生片的未涂覆导电膏的部分经烧结后形成边缘部114和115。
59.另外，为了抑制由内电极121和122形成的台阶差，边缘部114和115可通过如下方式形成：层叠其上印刷有用于内电极的导电膏的陶瓷生片，切割层叠的陶瓷生片以获得层叠体(用于形成电容形成部ac)并使内电极暴露于层叠体在宽度方向上的两个侧表面，然后在层叠体在第三方向(宽度方向)上的两个侧表面上层叠单个介电层或者两个或更多个介电层。
60.边缘部114和115可包括batio3，或者batio3和(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)两者。边缘部114和115可具有与覆盖部112和113基本上相同的组分，或者可具有与电容形成部ac基本上相同的组分。当边缘部114和115包括batio3作为主成分时，可进一步改善防潮可靠性。
61.在主体110在第一方向和第三方向上的截面中，当覆盖部112和113中由孔p占据的面积相对于覆盖部112和113的面积的比率为s1，并且电容形成部ac的介电层111中由孔p占据的面积相对于电容形成部ac的介电层111的面积的比率为s2时，可满足s1《s2。由于满足s1《s2，因此可提高覆盖部112和113的致密度以阻挡湿气渗透路径，从而改善防潮可靠性。
62.在实施例中，s1可小于等于0.2面积％(“面积％”表示面积百分率)，s2可超过0.2面积％且可小于等于0.4面积％。当s1超过0.2面积％时，防潮可靠性改善的效果可能不足。当s2小于等于0.2面积％时，高温可靠性改善的效果可能不足，并且当s2超过0.4面积％时，介电常数或击穿电压可能降低。
63.图10是通过扫描包括batio3和(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)的覆盖部的截面而获得的图像。图11是通过扫描包括batio3的覆盖部的截面而获得的图像。图10和图11中的样本片的尺寸被制造为2012(长度
×
宽度，2.0mm
×
1.2mm)，并且样本片的厚度被制造为1.2mm。比较图10和图11，能够看出，在包括batio3和(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)的图10中比图11中存在更多的孔p。
64.对于s1，在获得图10和图11中所示的图像之后，可使用图像分析程序分析该图像来获得孔的比率。例如，可使用imagej程序分析孔的比率。即使未在本公开中描述，也可使用本领域普通技术人员理解的其他方法和/或工具。s2可使用与上述获得s1的方法类似的方法分析电容形成部ac的介电层111的截面的图像来获得。图12和图13分别示出了使用imagej程序分析的图10和图11的图像中的孔的比率。如图12和图13中所示，孔用黑色表示，并且孔的比率可通过测量呈现黑色的面积的比率来确认。在图12的情况下，孔的比率被测量为0.38面积％，并且在图13的情况下，孔的比率被测量为0.09面积％。
65.另外，作为评价图10的样本片和图11的样本片的高温可靠性和防潮可靠性的结果，确认了高温可靠性处于相似的水平，但是与图10的样本片相比，图11的样本片在防潮可靠性方面是优异的。
66.对于防潮可靠性，在85℃的温度和85％的相对湿度下，通过施加4v的电压12小时，与初始值相比绝缘电阻值降低至小于等于1/10的样本片被确定为有缺陷，在图10的样本片中，总共400个样本片中的10个样本片具有差的防潮可靠性而被确定为有缺陷，但是在图11的样本片中，总共400个样本片中的0个样本片被确定为有缺陷。
67.在实施例中，相对于100摩尔的batio3，电容形成部ac的介电层111可包含大于等于30摩尔且小于等于300摩尔的量的(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)。
68.相对于100摩尔的batio3，当(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)小于30摩尔时，高温可靠性改善的效果可能不足，并且当(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)超过300摩尔时，介电常数可能降低。更优选地，相对于100摩尔的batio3，电容形成部ac的介电层111可包含大于等于80摩尔且小于等于220摩尔的量的(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)，甚至更优选地，相对于100摩尔的batio3，可包含大于等于100摩尔且小于等于150摩尔的量的(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)。
69.在实施例中，当包含(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)作为主成分的晶粒为第一晶粒g1，并且包含batio3作为主成分的晶粒为第二晶粒g2时，电容形成部ac的介电层111可包括第一晶粒g1和第二晶粒g2，并且覆盖部112和113可包括第二晶粒g2。这里，由于覆盖部112和113不包括(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)，因此覆盖部112和113可不包括第一晶粒
g1。这里，主成分的含义可意味着相对于100摩尔的主成分，其他成分的摩尔数小于等于30摩尔。
70.在实施例中，第一晶粒g1的平均尺寸可大于第二晶粒g2的平均尺寸。由于bct粉末的晶粒在尺寸上大于bt粉末的晶粒，因此即使在烧结后，第一晶粒g1(包含(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)作为主组分的晶粒)的尺寸也可大于第二晶粒g2的尺寸，并且由于该尺寸差异可能形成孔p。
71.在实施例中，第一晶粒g1的平均尺寸可以为210nm至340nm，并且第二晶粒g2的平均尺寸可以为160nm至290nm。
72.当从第一晶粒g1和第二晶粒g2的晶界的一个点到另一点绘制直线时，具有最大值的线可以是长轴，且与长轴正交的直线中具有最大值的线可以是短轴，并且长轴和短轴的平均值可用于确定晶粒的尺寸。通过将500个或更多个的晶粒的尺寸取平均值而获得的值可用作晶粒的平均尺寸。
73.第一晶粒g1和第二晶粒g2的晶粒尺寸可在如下图像中测量：该图像通过使用扫描电子显微镜(sem)扫描主体110在宽度方向和厚度方向上的截面而获得。在这种情况下，可根据晶粒的尺寸设置不同的放大倍率，并且可调整放大倍率，使得能够测量500个或更多个晶粒的尺寸。然而，不必通过调整放大倍率使得500个或更多个晶粒包括在一个图像中来测量晶粒的尺寸，并且可通过调整放大倍率使得包括在多个图像中的晶粒的总数为500个或更多个来在多个图像中测量晶粒的尺寸。即使未在本公开中描述，也可使用本领域普通技术人员理解的其他方法和/或工具。
74.介电层111的平均厚度td不需要特别限制。例如，介电层111的平均厚度td可以为0.5μm至3μm。
75.介电层111的平均厚度td可指设置在第一内电极121与第二内电极122之间的介电层111的平均厚度。
76.介电层111的平均厚度td可从如下图像中测量：该图像通过使用放大倍率为10000的扫描电子显微镜(sem)扫描主体110在长度方向和厚度方向上的截面而获得。更具体地，介电层111的平均厚度td可通过如下方式测量：在获得的图像中，测量一个介电层的在长度方向上等间隔定位的30个点处的厚度然后取平均值。可在电容形成部ac中指定等间隔定位的30个点。另外，当测量十个介电层的平均厚度时，介电层的平均厚度可更一般化。
77.内电极121和122可包括第一内电极121和第二内电极122。第一内电极121和第二内电极122可交替设置为彼此相对，且介电层111介于第一内电极121和第二内电极122之间，并且第一内电极121和第二内电极122可分别暴露于主体110的第三表面3和第四表面4。
78.参照图2，第一内电极121可与第四表面4间隔开并可通过第三表面3暴露，第二内电极122可与第三表面3间隔开并可通过第四表面4暴露。第一外电极131可设置在主体110的第三表面3上以连接到第一内电极121，第二外电极132可设置在主体110的第四表面4上以连接到第二内电极122。
79.即，第一内电极121可不连接到第二外电极132并且可连接到第一外电极131，第二内电极122可不连接到第一外电极131并且可连接到第二外电极132。因此，第一内电极121可形成为与第四表面4间隔开预定距离，第二内电极122可形成为与第三表面3间隔开预定距离。另外，第一内电极121和第二内电极122可设置为与主体110的第五表面5和第六表面6
间隔开。
80.在这种情况下，第一内电极121和第二内电极122可通过设置在它们之间的介电层111彼此电分离。
81.主体110可通过如下方式形成：交替层叠其上印刷有用于第一内电极121的导电膏的陶瓷生片和其上印刷有用于第二内电极122的导电膏的陶瓷生片，然后烧结层叠的陶瓷生片。
82.内电极121和122的材料没有特别限制，并且可以是具有优异导电性的材料。例如，内电极121和122可包括镍(ni)、铜(cu)、钯(pd)、银(ag)、金(au)、铂(pt)、锡(sn)、钨(w)、钛(ti)和它们的合金中的至少一种。
83.另外，内电极121和122可通过如下方式形成：在陶瓷生片上印刷用于内电极的导电膏，该导电膏包括镍(ni)、铜(cu)、钯(pd)、银(ag)、金(au)、铂(pt)、锡(sn)、钨(w)、钛(ti)和它们的合金中的至少一种。印刷用于内电极的导电膏的方法可以是丝网印刷法、凹版印刷法等，但本公开的实施例不限于此。
84.内电极121和122的平均厚度te不需要特别限制。例如，内电极121和122的平均厚度te可大于等于0.6μm且小于等于2.0μm。
85.内电极121和122的平均厚度te可从如下图像中测量：该图像使用放大倍率为10000的扫描电子显微镜(sem)扫描主体110在长度方向和厚度方向上的截面而获得。更具体地，内电极121和122的平均厚度te可通过如下方式测量：在扫描的图像中，测量一个内电极的在长度方向上等间隔定位的30个点处的厚度然后取平均值。可在电容形成部ac中指定等间隔定位的30个点。另外，当测量十个内电极的平均厚度时，内电极的平均厚度可更一般化。
86.外电极131和132可分别设置在主体110的第三表面3和第四表面4上。
87.外电极131和132可包括第一外电极131和第二外电极132，第一外电极131设置在主体110的第三表面3上以连接到第一内电极121，第二外电极132设置在主体110的第四表面4上以连接到第二内电极122。
88.参照图1，外电极131和132可设置为覆盖边缘部114和115在第二方向上的两个表面。
89.在本实施例中，描述了陶瓷电子组件100具有两个外电极131和132的结构，但是外电极131和132的数量和形状可根据内电极121和122的形状或其他目的而改变。
90.外电极131和132可利用具有导电性的任何材料(诸如金属)形成，并且外电极131和132中的每个的具体材料可考虑电特性、结构稳定性等来确定。此外，外电极131和132可具有多层结构。
91.例如，外电极131可包括设置在主体110上的电极层131a以及形成在电极层131a上的镀层131b，外电极132可包括设置在主体110上的电极层132a以及形成在电极层132a上的镀层132b。
92.作为电极层131a和132a的更具体的示例，电极层131a和132a可以是包括导电金属和玻璃的烧结电极，或者可以是包括导电金属和树脂的树脂基电极。
93.另外，电极层131a和132a可具有烧结电极和树脂基电极依次形成在主体上的形状。另外，电极层131a和132a可通过将包括导电金属的片转印至主体上的方法形成，或者可
通过将包括导电金属的片转印至烧结电极上的方法形成。
94.作为包括在电极层131a和132a中的导电金属，可使用具有优异导电性的材料，并且该材料没有特别限制。例如，导电金属可以是镍(ni)、铜(cu)和它们的合金中的至少一种。
95.镀层131b和132b可用于改善安装特性。镀层131b和132b的类型没有特别限制，并且镀层131b和132b可以是包括ni、sn、pd和它们的合金中的至少一种的镀层，并且可由多个层形成。
96.作为镀层131b和132b的更具体的示例，镀层131b和132b中的每个可以是ni镀层或sn镀层，或者可具有ni镀层和sn镀层依次形成在电极层131a和132a中的相应电极层上的形式，或者可具有sn镀层、ni镀层和sn镀层依次形成在电极层131a和132a中的相应电极层上的形式。另外，镀层131b和132b中的每个可包括多个ni镀层和/或多个sn镀层。
97.陶瓷电子组件100的尺寸不需要特别限制。
98.然而，本公开的陶瓷电子组件100可优选地应用于具有1608(长度
×
宽度，1.6mm
×
0.8mm)或更大尺寸的陶瓷电子组件，该尺寸是需要特别的高温可靠性的产品的尺寸。
99.考虑到制造误差、外电极的尺寸等，本公开的陶瓷电子组件100可优选地应用于具有大于等于1.54mm的长度和大于等于0.72mm的宽度的陶瓷电子组件。这里，陶瓷电子组件100的长度可指陶瓷电子组件100在第二方向上的最大尺寸，并且陶瓷电子组件100的宽度可指陶瓷电子组件100在第三方向上的最大尺寸。
100.图6示意性地示出根据本公开的实施例的陶瓷电子组件100'的立体图。
101.图7示意性地示出沿图6的线iii-iii'截取的截面图。
102.在下文中，将参照图6和图7详细描述根据本公开的实施例的陶瓷电子组件100'。然而，将省略与以上描述重复的内容。
103.根据本公开的实施例的陶瓷电子组件100'可包括：主体110'，包括介电层111以及在第一方向上交替设置的第一内电极121和第二内电极122且介电层111介于第一内电极121和第二内电极122之间，主体110'具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1至第四表面4并在第三方向上彼此相对的第五表面5和第六表面6；第一外电极131，设置在第三表面3上并连接到第一内电极121；以及第二外电极132，设置在第四表面4上并连接到第二内电极122，其中，主体110'包括电容形成部ac、覆盖部112'和113'以及边缘部114'和115'，电容形成部ac包括第一内电极121和第二内电极122以及介于它们之间的介电层111以形成电容，覆盖部112'和113'设置在电容形成部ac在第一方向上的两个端表面上，边缘部114'和115'设置在电容形成部ac在第三方向上的两个侧表面上，电容形成部ac的介电层111包含batio3和(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)，边缘部114'和115'包含batio3，并且在主体110'的在第一方向和第三方向上的截面中，当边缘部114'和115'中由孔p占据的面积相对于边缘部114'和115'的面积的比率为s3，并且电容形成部ac的介电层111中由孔p占据的面积相对于电容形成部ac的介电层111的面积的比率为s2时，可满足s3《s2。
104.然而，当构成主体的外观的边缘部114'和115'通过应用混合有其中固溶有ca的钛酸钡(bct，(ba
1-x
ca
x
)tio3)和钛酸钡(bt，batio3)的基体材料粉末来形成时，由于边缘部
114'和115'中的孔的数量增加，因此致密度可能降低，并且边缘部114'和115'中的孔可能作为湿气渗透路径，从而使防潮可靠性降低。
105.即，当主体110'完全通过应用混合有其中固溶有ca的钛酸钡(bct，(ba
1-x
ca
x
)tio3)和钛酸钡(bt，batio3)的基体材料粉末来形成时，可改善tcc，但是防潮可靠性可能降低。
106.因此，在本公开的实施例中，batio3可包括在边缘部114'和115'中以降低边缘部114'和115'的孔隙率，并且batio3和(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)可包括在电容形成部ac的介电层111中，以同时确保高温可靠性和防潮可靠性。
107.在这种情况下，边缘部114'和115'可包含batio3，但是可不包含(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)。边缘部114'和115'可包含batio3作为主成分，并且电容形成部ac的介电层111可包含batio3和(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)作为主成分。
108.在主体110'的在第一方向和第三方向上的截面中，当边缘部114'和115'中由孔p占据的面积相对于边缘部114'和115'的面积的比率为s3，并且电容形成部ac的介电层111中由孔p占据的面积相对于电容形成部ac的介电层111的面积的比率为s2时，s3《s2。由于满足s3《s2，因此可通过提高边缘部114'和115'的致密度来阻挡湿气渗透路径，从而改善防潮可靠性。
109.在实施例中，s3可小于等于0.2面积％，s2可超过0.2面积％且可小于等于0.4面积％。当s3超过0.2面积％时，防潮可靠性改善的效果可能不足。当s2小于等于0.2面积％时，高温可靠性改善的效果可能不足。s3可以以与上述s1和s2相同的方式测量。
110.在实施例中，当包含(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)作为主成分的晶粒被称为第一晶粒g1并且包含batio3作为主成分的晶粒被称为第二晶粒g2时，电容形成部ac的介电层111可包括第一晶粒g1和第二晶粒g2，并且边缘部114'和115'可包括第二晶粒g2。即，电容形成部ac的介电层111可具有图4中所示的介电晶粒的形式，并且边缘部114'和115'可具有图5中所示的介电晶粒的形式。
111.图8是根据本公开的实施例的陶瓷电子组件100”的示意性立体图。图9示意性地示出沿图8的线iv-iv'截取的截面图。
112.如图8和图9中所示，根据本公开的实施例，电容形成部ac的介电层111可包括batio3和(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)，并且覆盖部112”和113”以及边缘部114”和115”可包括batio3。
113.由于构成主体110”的外观的覆盖部112”和113”以及边缘部114”和115”均包含batio3，因此可通过降低覆盖部112”和113”以及边缘部114”和115”的孔隙率来进一步改善防潮可靠性。覆盖部112”和113”以及边缘部114”和115”可包含batio3作为主成分，并且可不包含(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)。在这种情况下，电容形成部ac的介电层111可具有图4中所示的介电晶粒的形式，并且覆盖部112”和113”以及边缘部114”和115”可具有图5中所示的介电晶粒的形式。
114.在实施例中，在主体110”的在第一方向和第三方向上的截面中，当覆盖部112”和113”中由孔占据的面积相对于覆盖部112”和113”的面积的比率为s1，电容形成部ac的介电层111中由孔占据的面积相对于电容形成部ac的介电层111的面积的比率为s2，并且边缘部114”和115”中由孔占据的面积相对于边缘部114”和115”的面积的比率为s3时，s1《s2且s3《s2。在这种情况下，s1和s3可分别小于等于0.2面积％，并且s2可超过0.2面积％且可小于等
于0.4面积％。
115.如上面所阐述的，根据本公开的各种效果的一个效果，可通过在电容形成部的介电层中包括batio3和(ba
1-x
ca
x
)tio3(0.01≤x≤0.15)来改善高温可靠性。
116.根据本公开的各种效果的一个效果，可通过在覆盖部和/或边缘部中包括batio3来降低孔隙率，从而改善防潮可靠性。
117.本公开可以以许多不同的形式实施，并且不应被解释为局限于这里所阐述的实施例。另外，本公开的各种有益的优点和效果不限于以上内容，并且在描述本公开的具体实施例的过程中将更容易理解。
118.另外，本公开中使用的表述“实施例”不意味着彼此相同的实施例，并且被提供用于强调和解释不同的独特特征。然而，上面展现的实施例不排除与另一实施例的特征组合来实现。例如，除非描述与另一实施例中的内容相矛盾或冲突，否则即使在一个具体的实施例中描述的内容未在另一实施例中描述，该内容也可被理解为与另一实施例相关的描述。
119.本公开中使用的术语仅用于描述一个实施例，并且不意在限制本公开。在这种情况下，除非上下文另有清楚地指示，否则单数表述包括复数表述。
120.虽然上面已经示出和描述了示例实施例，但是对于本领域技术人员来说将易于理解的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变型。

技术特征：
1.一种陶瓷电子组件，包括：主体，包括介电层以及在第一方向上交替设置的第一内电极和第二内电极且所述介电层介于所述第一内电极和所述第二内电极之间，所述主体具有在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并在第三方向上彼此相对的第五表面和第六表面；第一外电极，设置在所述第三表面上并连接到所述第一内电极；以及第二外电极，设置在所述第四表面上并连接到所述第二内电极，其中：所述主体包括：电容形成部，包括所述第一内电极和所述第二内电极以及介于所述第一内电极和所述第二内电极之间的所述介电层以形成电容，以及覆盖部，设置在所述电容形成部在所述第一方向上的两个端表面上，所述介电层包括batio3和(ba
1-x
ca
x
)tio3，0.01≤x≤0.15，所述覆盖部包括batio3，并且在所述主体的在所述第一方向和所述第三方向上的截面中，所述覆盖部中由孔占据的面积相对于所述覆盖部的面积的比率为s1，所述介电层中由孔占据的面积相对于所述介电层的面积的比率为s2，并且s1<s2。2.根据权利要求1所述的陶瓷电子组件，其中，s1小于等于0.2面积％，并且s2超过0.2面积％且小于等于0.4面积％。3.根据权利要求1所述的陶瓷电子组件，其中，所述覆盖部不包含(ba
1-x
ca
x
)tio3，0.01≤x≤0.15。4.根据权利要求1所述的陶瓷电子组件，其中，相对于100摩尔的batio3，所述介电层包含大于等于30摩尔且小于等于300摩尔的量的(ba
1-x
ca
x
)tio3，0.01≤x≤0.15。5.根据权利要求1所述的陶瓷电子组件，其中，包含(ba
1-x
ca
x
)tio3，0.01≤x≤0.15作为主成分的晶粒为第一晶粒，并且包含batio3作为主成分的晶粒为第二晶粒，所述介电层包括所述第一晶粒和所述第二晶粒，并且所述覆盖部包括所述第二晶粒。6.根据权利要求5所述的陶瓷电子组件，其中，所述第一晶粒的平均尺寸大于所述第二晶粒的平均尺寸。7.根据权利要求6所述的陶瓷电子组件，其中，所述第一晶粒的所述平均尺寸为210nm至340nm，并且所述第二晶粒的所述平均尺寸为160nm至290nm。8.一种陶瓷电子组件，包括：主体，包括介电层以及在第一方向上交替设置的第一内电极和第二内电极且所述介电层介于所述第一内电极和所述第二内电极之间，所述主体具有在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并在第三方向上彼此相对的第五表面和第六表面；第一外电极，设置在所述第三表面上并连接到所述第一内电极；以及
第二外电极，设置在所述第四表面上并连接到所述第二内电极，其中：所述主体包括：电容形成部，包括所述第一内电极和所述第二内电极以及介于所述第一内电极和所述第二内电极之间的所述介电层以形成电容，覆盖部，设置在所述电容形成部在所述第一方向上的两个端表面上，以及边缘部，设置在所述电容形成部在所述第三方向上的两个侧表面上，所述介电层包括batio3和(ba
1-x
ca
x
)tio3，0.01≤x≤0.15，所述边缘部包括batio3，并且在所述主体在所述第一方向和所述第三方向上的截面中，所述边缘部中由孔占据的面积相对于所述边缘部的面积的比率为s3，所述介电层中由孔占据的面积相对于所述介电层的面积的比率为s2，并且s3<s2。9.根据权利要求8所述的陶瓷电子组件，其中，s3小于等于0.2面积％，并且s2超过0.2面积％且小于等于0.4面积％。10.根据权利要求8所述的陶瓷电子组件，其中，所述边缘部不包含(ba
1-x
ca
x
)tio3，0.01≤x≤0.15。11.根据权利要求8所述的陶瓷电子组件，其中，相对于100摩尔的batio3，所述介电层包含大于等于30摩尔且小于等于300摩尔的量的(ba
1-x
ca
x
)tio3，0.01≤x≤0.15。12.根据权利要求8所述的陶瓷电子组件，其中，包含(ba
1-x
ca
x
)tio3，0.01≤x≤0.15作为主成分的晶粒为第一晶粒，并且包含batio3作为主成分的晶粒为第二晶粒，所述介电层包括所述第一晶粒和所述第二晶粒，并且所述边缘部包括所述第二晶粒。13.根据权利要求12所述的陶瓷电子组件，其中，所述第一晶粒的平均尺寸大于所述第二晶粒的平均尺寸。14.根据权利要求13所述的陶瓷电子组件，其中，所述第一晶粒的所述平均尺寸为210nm至340nm，并且所述第二晶粒的所述平均尺寸为160nm至290nm。15.根据权利要求8所述的陶瓷电子组件，其中，所述覆盖部包括batio3，并且在所述主体的在所述第一方向和所述第三方向上的截面中，所述覆盖部中由孔占据的面积相对于所述覆盖部的面积的比率为s1，并且s1<s2。16.根据权利要求15所述的陶瓷电子组件，其中，s1和s3分别小于等于0.2面积％，并且s2超过0.2面积％且小于等于0.4面积％。17.一种陶瓷电子组件，包括：主体，包括介电层以及在第一方向上交替设置的第一内电极和第二内电极且所述介电层介于所述第一内电极和所述第二内电极之间，所述主体具有在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并在第三方向上彼此相对的第五表面和第六表面；第一外电极，设置在所述第三表面上并连接到所述第一内电极；以及第二外电极，设置在所述第四表面上并连接到所述第二内电极，
其中：所述主体包括：电容形成部，包括所述第一内电极和所述第二内电极以及介于所述第一内电极和所述第二内电极之间的所述介电层以形成电容，以及边缘部，设置在所述电容形成部在所述第三方向上的两个侧表面上，所述介电层包括batio3和(ba
1-x
ca
x
)tio3，0.01≤x≤0.15，并且所述边缘部包括batio3且不包含(ba
1-x
ca
x
)tio3，0.01≤x≤0.15。18.根据权利要求17所述的陶瓷电子组件，其中，在所述主体的在所述第一方向和所述第三方向上的截面中，所述边缘部中由孔占据的面积相对于所述边缘部的面积的比率为s3，所述介电层中由孔占据的面积相对于所述介电层的面积的比率为s2，并且s3<s2。19.根据权利要求17所述的陶瓷电子组件，其中，所述主体还包括覆盖部，所述覆盖部设置在所述电容形成部在所述第一方向上的两个端表面上，并且所述覆盖部包括batio3且不包含(ba
1-x
ca
x
)tio3，0.01≤x≤0.15。20.根据权利要求19所述的陶瓷电子组件，其中，在所述主体的在所述第一方向和所述第三方向上的截面中，所述覆盖部中由孔占据的面积相对于所述覆盖部的面积的比率为s1，所述介电层中由孔占据的面积相对于所述介电层的面积的比率为s2，并且s1<s2。

技术总结
本公开提供一种陶瓷电子组件。陶瓷电子组件包括：主体，包括介电层以及在第一方向上交替设置的第一内电极和第二内电极且介电层介于第一内电极和第二内电极之间；第一外电极，连接到第一内电极；以及第二外电极，连接到第二内电极，其中，主体包括：电容形成部，包括第一内电极和第二内电极以及介于它们之间的介电层，以及覆盖部，设置在电容形成部在第一方向上的两个端表面上，介电层包括BaTiO3和(Ba


技术研发人员：朴正俸 李翰馥
受保护的技术使用者：三星电机株式会社
技术研发日：2023.03.08
技术公布日：2023/9/11