一种基于RISC-V架构的LDPC编解码计算系统

一种基于risc-v架构的ldpc编解码计算系统
技术领域
1.本发明属于集成电路与数字通信技术领域，具体涉及一种基于risc-v架构的ldpc编解码计算系统。


背景技术：

2.在信息时代，数字通信在人们的生活中极为重要，人们对通信准确性的要求也越来越高；近年来，ldpc码愈发受到了工业界和科学界的追捧，在5g通信、物联网等领域将发挥重要作用。
3.同时，基于精简指令集原则的开源指令集架构(risc-v)吸引了一大批开源工作者，诸多前言科技公司也纷纷在risc-v上大幅投入，risc-v指令集发展越来越好；相较于其他指令集，risc-v指令集消除了不必要的指令，具有较少数量晶体管的risc-v处理器消耗的功率通常很低，因此risc-v处理器更适合消费电子设备。
4.传统的数字通信设备，想要基于某种ecc(比如低密度校验码，ldpc码)来实现数字通信，需要在cpu和支持该种ecc的专用芯片建立通路来进行工作，通信的速度和效率大大降低。


技术实现要素：

5.本发明的目的在于提供一种效率高、功耗低的基于risc-v架构的ldpc编解码计算系统。
6.本发明提供的这种基于risc-v架构的ldpc编解码计算系统，包括risc-v处理器、ldpc编解码计算协处理器；risc-v处理器用于执行通用计算和指令，进行软件编程，并能够通过自定义拓展汇编指令控制ldpc编解码计算协处理器；ldpc编解码计算协处理器用于接收来自risc-v处理器的自定义指令，根据指令译码确定指令功能，并使用不同的功能组件和计算单元，按照输入顺序对输入的信息进行ldpc编码、解码操作，同时配备了完备的校验模块，得到编码后的结果并进行存储处理，按照相应指令将计算结果返回给risc-v处理器，等待用户的使用；
7.所述的ldpc编解码计算协处理器包括指令单元、ldpc编解码计算单元；
8.ldpc编解码计算单元包括计算模块、控制模块、校验模块、存储模块；
9.计算模块针对risc-v处理器发出的指令中通过解析得到的待编解码信息进行处理，得到ldpc编解码结果针对risc-v处理器发出的指令中通过解析得到的待编解码信息进行处理，得到ldpc编解码结果，并发送到控制模块；模块内部基于流水线结构，设计不同的计算处理阶段；不同的结构负责不同种类的计算，同时在每个计算阶段内，计算模块与存储模块进行数据的交互、受到控制模块的控制、并经由校验模块对每一个阶段的结果进行校验；
10.控制模块针对收到的ldpc编解码流水线中每一个流程进行时序控制，同时在校验模块识别出错误或risc-v处理器发出中断指令时，能及时暂停对应信息的编解码过程并返
回状态码的模块；
11.校验模块针对ldpc编解码的流水线中的每一个计算阶段得出的结果进行校验，并将校验结果传递给控制模块，由控制模块决定是否进行下一个阶段的ldpc编解码计算；如校验无误，将计算结果传递给存储模块进行存储，如校验有误，则向risc-v处理器返回错误码；
12.存储模块用于存储各个阶段得到的编码结果和当前处理阶段使用的校验矩阵，并等待下一个阶段的访问；存储模块在接收到校验模块对上一个计算阶段校验无误的信号后，就会释放上一个阶段存储的结果；模块最终存储的内容为带有编号的最终编解码结果，同时等待risc-v处理器发出结果返回指令；
13.指令单元包括指令接收单元、指令解析单元、编号生成单元、状态返回单元、结果返回单元；
14.指令接收单元用于接收来自risc-v处理器的自定义指令数据；
15.指令解析单元用于接收来自指令接收单元的指令，并对进行解析处理，将接收到的指令转化为各个单元模块的使能信号，同时将指令信息发给对应的单元；
16.编号生成单元将待ldpc编码或解码的信息进行编号处理，并在信息报错或信息返回时使得信息能够携带对应的编号，将编号后的信息传递给后续模块进行处理，便于后续信息的调用；
17.状态返回单元根据控制模块返回的状态码，将状态码返回给risc-v处理器，使得risc-v处理器得到ldpc编解码单元的工作状态；
18.结果返回单元在控制模块所返回的状态码均表示正常状态的条件下，在risc-v处理器访问相关结果时，查找对应结果，返回给risc-v处理器；
19.所述的risc-v处理器的自定义指令，具体包括：
20.(1)复位指令：reet，用于对整个计算系统进行复位处理，复位包括复位指令单元和ldpc编解码计算模块、控制模块、存储模块、校验模块；操作数保留描述包括：
21.rd：保留；r1：保留；r2：保留；
22.(2)计算指令：acty，用于设定输入数据和计算模式；操作数保留描述包括：
23.rd：保留；r1：输入数据的起始地址；
24.(3)计算指令：cote，用于对信息进行编号并计算处理；操作数保留描述包括：
25.rd：保留；r1：对数据进行的信息编号；r2：保留；
26.(4)结果返回指令：rern，用于返回结构，包括返回特定编号的ldpc编解码计算结果；操作数保留描述包括：
27.rd：保留；r1：要读取数据的信息编号；r2：保留；
28.(5)校验矩阵设定初始化指令：mait，用于设定系统使用的校验矩阵，包括设定系统使用的校验矩阵行、列数及具体位置的值；操作数保留描述包括：
29.rd：保留；r1：需要输入的校验矩阵行数；r2：需要输入的校验矩阵列数；
30.(6)校验矩阵设定输入指令：main，用于输入系统使用的校验矩阵；操作数保留描述包括：
31.rd：数据；r1：输入第n行的数据；r2：输入第n列的数据；
32.所述的基于risc-v架构的ldpc编解码计算系统的工作流程，具体包括：
33.s1.risc-v处理器执行ldpc编解码运算；
34.s2.发送初始化指令；
35.s3.发送计算指令；
36.s4.发送结果返回指令；
37.s5.risc-v处理器执行ldpc编解码运算完成；
38.步骤s1所述的risc-v处理器执行ldpc编解码运算，具体包括：
39.risc-v处理器需要执行ldpc编解码计算工作，通过自定义协处理器接口启动ldpc编解码计算协处理器；
40.步骤s2所述的发送初始化指令，具体包括：
41.risc-v处理器通过自定义的协处理器接口，发送复位指令；
42.步骤s3所述的发送计算指令，具体包括：
43.risc-v处理器依次发送acty指令，设定输入的数据和计算模式；发送cote指令，对信息进行编号并开始计算；
44.步骤s4所述的发送结果返回指令，具体包括：
45.risc-v处理器通过自定义的协处理器接口，发送结果返回指令；发送rern指令，读取指定编号的运算结果。
46.本发明提出的这种基于risc-v架构的ldpc编解码计算系统，通过自定义指令实现了ldpc编解码计算协处理器和risc-v处理器的集成化；ldpc编解码计算协处理器具有可配置性，支持通过自定义指令对协处理器进行配置，可配置的包括计算模式、校验矩阵；本发明系统的效率高、功耗低。
附图说明
47.图1为本发明系统的功能模块示意图。
48.图2为本发明系统的指令单元模块示意图。
49.图3为本发明系统的ldpc编解码计算单元模块示意图。
具体实施方式
50.如图1所示为本发明系统的功能模块示意图：本发明提供的这种基于risc-v架构的ldpc编解码计算系统，包括risc-v处理器、ldpc编解码计算协处理器；risc-v处理器用于执行通用计算和指令，进行软件编程，实现灵活的功能变化，并能够通过自定义拓展汇编指令控制ldpc编解码计算协处理器；ldpc编解码计算协处理器用于接收来自risc-v处理器的自定义指令，根据指令译码确定指令功能，并使用不同的功能组件和计算单元，按照输入顺序对输入的信息进行ldpc编码、解码操作，同时配备了完备的校验模块，得到编码后的结果并进行存储处理，按照相应指令将计算结果返回给risc-v处理器，等待用户的使用；
51.所述的ldpc编解码计算协处理器包括指令单元、ldpc编解码计算单元；
52.如图2所示为本发明系统的ldpc编解码计算单元模块示意图：ldpc编解码计算单元包括计算模块、控制模块、校验模块、存储模块；
53.计算模块针对risc-v处理器发出的指令中通过解析得到的待编解码信息进行处理，得到ldpc编解码结果针对risc-v处理器发出的指令中通过解析得到的待编解码信息进
行处理，得到ldpc编解码结果，并发送到控制模块；模块内部基于流水线结构，设计不同的计算处理阶段；不同的结构负责不同种类的计算，同时在每个计算阶段内，计算模块与存储模块进行数据的交互、受到控制模块的控制、并经由校验模块对每一个阶段的结果进行校验；
54.控制模块针对收到的ldpc编解码流水线中每一个流程进行时序控制，同时在校验模块识别出错误或risc-v处理器发出中断指令时，能及时暂停对应信息的编解码过程并返回状态码的模块；
55.校验模块针对ldpc编解码的流水线中的每一个计算阶段得出的结果进行校验，并将校验结果传递给控制模块，由控制模块决定是否进行下一个阶段的ldpc编解码计算；如校验无误，将计算结果传递给存储模块进行存储，如校验有误，则向risc-v处理器返回错误码；
56.存储模块用于存储各个阶段得到的编码结果和当前处理阶段使用的校验矩阵，并等待下一个阶段的访问；存储模块在接收到校验模块对上一个计算阶段校验无误的信号后，就会释放上一个阶段存储的结果；模块最终存储的内容为带有编号的最终编解码结果，同时等待risc-v处理器发出结果返回指令；
57.如图3所示为本发明系统的指令单元模块示意图：指令单元包括指令接收单元、指令解析单元、编号生成单元、状态返回单元、结果返回单元；
58.指令接收单元用于接收来自risc-v处理器的自定义指令数据；
59.指令解析单元用于接收来自指令接收单元的指令，并对进行解析处理，将接收到的指令转化为各个单元模块的使能信号，同时将指令信息发给对应的单元；
60.编号生成单元将待ldpc编码或解码的信息进行编号处理，并在信息报错或信息返回时使得信息能够携带对应的编号，将编号后的信息传递给后续模块进行处理，便于后续信息的调用；
61.状态返回单元根据控制模块返回的状态码，将状态码返回给risc-v处理器，使得risc-v处理器得到ldpc编解码单元的工作状态；
62.结果返回单元在控制模块所返回的状态码均表示正常状态的条件下，在risc-v处理器访问相关结果时，查找对应结果，返回给risc-v处理器；
63.所述的risc-v处理器的自定义指令，具体包括：
64.(1)复位指令：reet，用于对整个计算系统进行复位处理，复位包括复位指令单元和ldpc编解码计算模块、控制模块、存储模块、校验模块；操作数保留描述包括：
65.rd：保留；r1：保留；r2：保留；
66.(2)计算指令：acty，用于设定输入数据和计算模式；操作数保留描述包括：
67.rd：保留；r1：输入数据的起始地址；
68.(3)计算指令：cote，用于对信息进行编号并计算处理；操作数保留描述包括：
69.rd：保留；r1：对数据进行的信息编号；r2：保留；
70.(4)结果返回指令：rern，用于返回结构，包括返回特定编号的ldpc编解码计算结果；操作数保留描述包括：
71.rd：保留；r1：要读取数据的信息编号；r2：保留；
72.(5)校验矩阵设定初始化指令：mait，用于设定系统使用的校验矩阵，包括设定系
统使用的校验矩阵行、列数及具体位置的值；操作数保留描述包括：
73.rd：保留；r1：需要输入的校验矩阵行数；r2：需要输入的校验矩阵列数；
74.(6)校验矩阵设定输入指令：main，用于输入系统使用的校验矩阵；操作数保留描述包括：
75.rd：数据；r1：输入第n行的数据；r2：输入第n列的数据；
76.所述的基于risc-v架构的ldpc编解码计算系统的工作流程，具体包括：
77.s1.risc-v处理器执行ldpc编解码运算；
78.s2.发送初始化指令；
79.s3.发送计算指令；
80.s4.发送结果返回指令；
81.s5.risc-v处理器执行ldpc编解码运算完成；
82.步骤s1所述的risc-v处理器执行ldpc编解码运算，具体包括：
83.risc-v处理器需要执行ldpc编解码计算工作，通过自定义协处理器接口启动ldpc编解码计算协处理器；
84.步骤s2所述的发送初始化指令，具体包括：
85.risc-v处理器通过自定义的协处理器接口，发送复位指令；
86.步骤s3所述的发送计算指令，具体包括：
87.risc-v处理器依次发送acty指令，设定输入的数据和计算模式；发送cote指令，对信息进行编号并开始计算；
88.步骤s4所述的发送结果返回指令，具体包括：
89.risc-v处理器通过自定义的协处理器接口，发送结果返回指令；发送rern指令，读取指定编号的运算结果。

技术特征：
1.一种基于risc-v架构的ldpc编解码计算系统，包括risc-v处理器、ldpc编解码计算协处理器；risc-v处理器用于执行通用计算和指令，进行软件编程，并能够通过自定义拓展汇编指令控制ldpc编解码计算协处理器；ldpc编解码计算协处理器用于接收来自risc-v处理器的自定义指令，根据指令译码确定指令功能，并使用不同的功能组件和计算单元，按照输入顺序对输入的信息进行ldpc编码、解码操作，同时配备了完备的校验模块，得到编码后的结果并进行存储处理，按照相应指令将计算结果返回给risc-v处理器，等待用户的使用。2.根据权利要求1所述的一种基于risc-v架构的ldpc编解码计算系统，其特征在于所述的ldpc编解码计算协处理器包括指令单元、ldpc编解码计算单元；ldpc编解码计算单元包括计算模块、控制模块、校验模块、存储模块；指令单元包括指令接收单元、指令解析单元、编号生成单元、状态返回单元、结果返回单元。3.根据权利要求2所述的一种基于risc-v架构的ldpc编解码计算系统，其特征在于所述的ldpc编解码计算单元包括的计算模块、控制模块、校验模块、存储模块，具体包括：计算模块针对risc-v处理器发出的指令中通过解析得到的待编解码信息进行处理，得到ldpc编解码结果针对risc-v处理器发出的指令中通过解析得到的待编解码信息进行处理，得到ldpc编解码结果，并发送到控制模块；模块内部基于流水线结构，设计不同的计算处理阶段；不同的结构负责不同种类的计算，同时在每个计算阶段内，计算模块与存储模块进行数据的交互、受到控制模块的控制、并经由校验模块对每一个阶段的结果进行校验；控制模块针对收到的ldpc编解码流水线中每一个流程进行时序控制，同时在校验模块识别出错误或risc-v处理器发出中断指令时，能及时暂停对应信息的编解码过程并返回状态码的模块；校验模块针对ldpc编解码的流水线中的每一个计算阶段得出的结果进行校验，并将校验结果传递给控制模块，由控制模块决定是否进行下一个阶段的ldpc编解码计算；如校验无误，将计算结果传递给存储模块进行存储，如校验有误，则向risc-v处理器返回错误码；存储模块用于存储各个阶段得到的编码结果和当前处理阶段使用的校验矩阵，并等待下一个阶段的访问；存储模块在接收到校验模块对上一个计算阶段校验无误的信号后，就会释放上一个阶段存储的结果；模块最终存储的内容为带有编号的最终编解码结果，同时等待risc-v处理器发出结果返回指令。4.根据权利要求2所述的一种基于risc-v架构的ldpc编解码计算系统，其特征在于所述的指令单元包括的指令接收单元、指令解析单元、编号生成单元、状态返回单元、结果返回单元，具体包括：指令接收单元用于接收来自risc-v处理器的自定义指令数据；指令解析单元用于接收来自指令接收单元的指令，并对进行解析处理，将接收到的指令转化为各个单元模块的使能信号，同时将指令信息发给对应的单元；编号生成单元将待ldpc编码或解码的信息进行编号处理，并在信息报错或信息返回时使得信息能够携带对应的编号，将编号后的信息传递给后续模块进行处理，便于后续信息的调用；状态返回单元根据控制模块返回的状态码，将状态码返回给risc-v处理器，使得risc-v处理器得到ldpc编解码单元的工作状态；
结果返回单元在控制模块所返回的状态码均表示正常状态的条件下，在risc-v处理器访问相关结果时，查找对应结果，返回给risc-v处理器。5.根据权利要求4所述的一种基于risc-v架构的ldpc编解码计算系统，其特征在于所述risc-v处理器的自定义指令，具体包括：(1)复位指令：reet，用于对整个计算系统进行复位处理，复位包括复位指令单元和ldpc编解码计算模块、控制模块、存储模块、校验模块；操作数保留描述包括：rd：保留；r1：保留；r2：保留；(2)计算指令：acty，用于设定输入数据和计算模式；操作数保留描述包括：rd：保留；r1：输入数据的起始地址；(3)计算指令：cote，用于对信息进行编号并计算处理；操作数保留描述包括：rd：保留；r1：对数据进行的信息编号；r2：保留；(4)结果返回指令：rern，用于返回结构，包括返回特定编号的ldpc编解码计算结果；操作数保留描述包括：rd：保留；r1：要读取数据的信息编号；r2：保留；(5)校验矩阵设定初始化指令：mait，用于设定系统使用的校验矩阵，包括设定系统使用的校验矩阵行、列数及具体位置的值；操作数保留描述包括：rd：保留；r1：需要输入的校验矩阵行数；r2：需要输入的校验矩阵列数；(6)校验矩阵设定输入指令：main，用于输入系统使用的校验矩阵；操作数保留描述包括：rd：数据；r1：输入第n行的数据；r2：输入第n列的数据。6.根据权利要求5所述的一种基于risc-v架构的ldpc编解码计算系统，其特征在于所述的基于risc-v架构的ldpc编解码计算系统的工作流程，具体包括：s1.risc-v处理器执行ldpc编解码运算；s2.发送初始化指令；s3.发送计算指令；s4.发送结果返回指令；s5.risc-v处理器执行ldpc编解码运算完成。7.根据权利要求6所述的一种基于risc-v架构的ldpc编解码计算系统，其特征在于步骤s1所述的risc-v处理器执行ldpc编解码运算，具体包括：risc-v处理器需要执行ldpc编解码计算工作，通过自定义协处理器接口启动ldpc编解码计算协处理器。8.根据权利要求7所述的一种基于risc-v架构的ldpc编解码计算系统，其特征在于步骤s2所述的发送初始化指令，具体包括：risc-v处理器通过自定义的协处理器接口，发送复位指令。9.根据权利要求8所述的一种基于risc-v架构的ldpc编解码计算系统，其特征在于步骤s3所述的发送计算指令，具体包括：risc-v处理器依次发送acty指令，设定输入的数据和计算模式；发送cote指令，对信息进行编号并开始计算。10.根据权利要求9所述的一种基于risc-v架构的ldpc编解码计算系统，其特征在于步
骤s4所述的发送结果返回指令，具体包括：risc-v处理器通过自定义的协处理器接口，发送结果返回指令；发送rern指令，读取指定编号的运算结果。

技术总结
本发明公开了一种基于RISC-V架构的LDPC编解码计算系统，包括RISC-V处理器、LDPC编解码计算协处理器；RISC-V处理器用于执行通用计算和指令，进行软件编程，实现灵活的功能变化；LDPC编解码计算协处理器用于接收来自RISC-V处理器的自定义指令，根据指令译码确定指令功能，并使用不同的功能组件和计算单元，按照输入顺序对输入的信息进行LDPC编码、解码操作，同时配备了完备的校验模块，得到编码后的结果并进行存储处理，按照相应指令将计算结果返回给RISC-V处理器，等待用户的使用。本发明通过自定义指令实现LDPC编解码计算协处理器和RISC-V处理器的集成化。本发明系统效率高、功耗低。耗低。耗低。


技术研发人员：黄端 韩耀辉 邓家荷 张玲
受保护的技术使用者：中南大学
技术研发日：2023.07.04
技术公布日：2023/10/7