控流平衡式VCSEL芯片及其制备方法与流程

控流平衡式vcsel芯片及其制备方法
技术领域
1.本技术涉及半导体激光器领域，更为具体地涉及控流平衡式vcsel芯片及其制备方法。


背景技术：

2.vcsel(vertical-cavity surface-emitting laser，垂直腔面发射激光器) 是指在衬底的垂直方向上形成谐振腔，沿垂直方向出射激光的一种半导体激光器。vcsel芯片具有温漂小、低阈值、光纤耦合效率高、易于集成和封装等特性，被广泛应用于智慧交通、健康医疗、生物检测和军事安防等领域。
3.在实际产业中，通常vcsel芯片布置有由多个vcsel激光器形成的多个发光点，以满足不同应用场景中对光源光强、分区点亮、感测准确度等方面的要求。然而，当发光点较多，发光功率较大时，vcsel芯片容易出现散热不均的问题，导致vcsel芯片不同区域的发光强度不均。
4.具体地，发光点的发光强度会受到温度的影响，在一定温度变化范围内，温度越高，发光强度越低。vcsel芯片的部分区域的发光点较为集中，随着工作时间的持续，热量容易堆积，温度较高，发光强度相对较低。vcsel 芯片的其他区域的发光点较为分散，散热空间较大，在工作状态下温度较低，发光强度相对较高。这样，布置有多个发光点的vcsel芯片容易出现发光点的发光强度不一致的问题，使得vcsel芯片的发光强度不均匀。
5.因此，需要一种新型的vcsel芯片设计方案，以提高vcsel芯片的发光均匀性。


技术实现要素：

6.本技术的一个优势在于提供了一种控流平衡式vcsel芯片及其制备方法，其中，所述控流平衡式vcsel芯片能够通过降低其发光区域中发光强度较高的vcsel发光点的发光强度来提升其整体的发光均匀性。
7.在本技术的另一个优势在于提供了一种控流平衡式vcsel芯片及其制备方法，其中，所述控流平衡式vcsel芯片能够通过控制通过其发光区域中各个部分的vcsel发光点的电流来调整不同部分的vcsel发光点的发光强度，以提升其整体的发光均匀性。
8.在本技术的又一个优势在于提供了一种控流平衡式vcsel芯片及其制备方法，其中，所述控流平衡式vcsel芯片为所述发光区域配置了具有特定样式的电阻结构，以补偿散热优势较差、发光强度较低的发光点与散热优势较佳、发光强度较高的发光点之间的发光强度差异，提升多个vcsel发光点之间的发光均匀性。
9.本技术的又一个优势在于提供了一种控流平衡式vcsel芯片及其制备方法，其中，所述电阻结构的阻值可控，能够可控地调节通过所述发光区域中各个部分的vcsel发光点的电流。
10.本技术的又一个优势在于提供了一种控流平衡式vcsel芯片及其制备方法，其中，所述控流平衡式vcsel芯片通过降低其发光区域中发光强度较高的vcsel发光点的发光强
度来提升vcsel芯片的发光均匀性，可降低提升vcsel芯片发光均匀性方案的整体难度。
11.本技术的又一个优势在于提供了一种控流平衡式vcsel芯片及其制备方法，其中，所述控流平衡式vcsel芯片能够在不改变各个vcsel发光点的相对位置关系的前提下提高控流平衡式vcsel芯片的出光均匀度。
12.在本技术的一个优势在于提供了一种控流平衡式vcsel芯片及其制备方法，其中，在本技术的控流平衡式vcsel芯片仅需在传统的vcsel芯片的制备工艺的基础上变更或者增加一道工序即可形成所述电阻结构，这样，不仅通过对传统制备工艺进行简单的调整即可提升最终形成的vcsel 芯片的发光均匀性，还可保留原有的vcsel芯片生产线和生产设备以将其用于制备本技术的控流平衡式vcsel芯片，有效降低所述控流平衡式 vcsel芯片的生产线改造成本，进而降低制备成本。
13.为了实现上述至少一优势或其他优势和目的，根据本技术的一个方面，提供了一种控流平衡式vcsel芯片，其包括：
14.发光区域，包括多个vcsel发光点，其中，所述多个vcsel发光点包括邻近于所述发光区域的外周缘的第一部分发光点和除所述第一部分发光点以外的第二部分发光点；以及
15.形成于所述发光区域的电阻结构，所述电阻结构包括形成于所述第一部分发光点的第一电阻单元，其中，形成有所述第一电阻单元的第一部分发光点的阻值大于未形成有所述第一电阻单元的第一部分发光点的阻值，通过这样的方式，降低通过所述第一部分发光点的电流，进而降低所述第一部分发光点的发光强度，以提升所述控流平衡式vcsel芯片的发光均匀性。
16.在根据本技术的控流平衡式vcsel芯片中，所述电阻结构通过离子布植的方式形成于所述发光区域。
17.在根据本技术的控流平衡式vcsel芯片中，所述电阻结构通过向所述第一部分发光点中的vcsel发光点布植第一离子体的方式形成所述第一电阻单元。
18.在根据本技术的控流平衡式vcsel芯片中，所述第一电阻单元从所述第一部分发光点中至少一所述vcsel发光点的上表面向下延伸。
19.在根据本技术的控流平衡式vcsel芯片中，每一vcsel发光点自下而上包括负电极、衬底层、n-dbr层、有源区、具有限制孔的限制层、p-dbr 层和正电极，其中，所述p-dbr层的上表面形成所述vcsel发光点的上表面，所述第一电阻单元从所述第一部分发光点中至少一所述vcsel发光点的所述p-dbr层的上表面向下延伸。
20.在根据本技术的控流平衡式vcsel芯片中，所述控流平衡式vcsel 芯片进一步包括形成于所述第二部分发光点的第二电阻单元，其中，形成有所述第二电阻单元的第二部分发光点的阻值大于未形成有所述第二电阻单元的第二部分发光点的阻值，且所述第一电阻单元对通过所述第一部分发光点的电流的阻碍作用大于所述第二电阻单元对通过所述第二部分发光点的电流的阻碍作用，通过这样的方式，提升所述控流平衡式vcsel芯片的发光均匀性。
21.在根据本技术的控流平衡式vcsel芯片中，所述第一电阻单元包括形成于所述第一部分发光点中多个vcsel发光点的多个第一电阻部，所述第二电阻单元包括形成于所述第二部分发光点中多个vcsel发光点的多个第二电阻部，所述多个第一电阻部的阻值平均水平大于所述多个第二电阻部的阻值平均水平。
22.在根据本技术的控流平衡式vcsel芯片中，所述多个第一电阻部的宽度平均水平大于所述多个第二电阻部的宽度平均水平。
23.在根据本技术的控流平衡式vcsel芯片中，所述多个第一电阻部的深度平均水平大于所述多个第二电阻部的深度平均水平。
24.在根据本技术的控流平衡式vcsel芯片中，所述电阻结构通过向所述第一部分发光点中多个vcsel发光点布植第一离子体的方式形成所述多个第一电阻部以形成所述第一电阻单元，所述电阻结构通过向所述第二部分发光点中多个vcsel发光点布植第二离子体的方式形成所述多个第二电阻部以形成所述第二电阻单元，其中，所述第一离子体在其对应的vcsel发光点中的布植浓度平均水平大于所述第二离子体在其对应的vcsel发光点中的布植浓度平均水平。
25.在根据本技术的控流平衡式vcsel芯片中，所述多个第一电阻部的分布密度大于所述多个第二电阻部的分布密度。
26.在根据本技术的控流平衡式vcsel芯片中，所述多个第一电阻部的阻值从所述发光区域的邻近所述第一部分发光点的区域向其外周缘逐渐增大。
27.在根据本技术的控流平衡式vcsel芯片中，所述多个第二电阻部的阻值从所述发光区域的中心区域向其外周缘逐渐增大。
28.根据本技术的另一个方面，本技术还提出了一种vcsel芯片的制备方法，其包括：
29.形成外延层结构，所述外延层结构自下而上包括：衬底层结构、n-dbr 层结构、主动层结构和p-dbr层结构；
30.形成电连接于所述外延结构的负电极和多个正电极；
31.去除所述外延层结构的至少一部分，以形成多个子结构单元，每个所述子结构单元自下而上包括：负电极、衬底层、n-dbr层、有源区、p-dbr 层和正电极；
32.对所述多个子结构单元进行处理，以在所述有源区的上方形成具有限制孔的限制层，进而形成多个vcsel发光点，其中，所述多个vcsel发光点包括邻近于所述多个vcsel发光点形成的发光区域的外周缘的第一部分发光点和除所述第一部分发光点以外的第二部分发光点；以及，
33.通过离子布植的方式向所述第一部分发光点中至少一vcsel发光点布植第一离子体，以形成第一电阻单元，其中，形成有所述第一电阻单元的第一部分发光点的阻值大于未形成有所述第一电阻单元的第一部分发光点的阻值。
34.在根据本技术的vcsel芯片的制备方法中，所述vcsel芯片的制备方法进一步包括：通过离子布植的方式向所述第二部分发光点布植第二离子体，以形成第二电阻单元，其中，形成有所述第二电阻单元的第二部分发光点的阻值大于未形成所述第二电阻单元的第二部分发光点的阻值，且所述第一电阻单元对通过所述第一部分发光点的电流的阻碍作用大于所述第二电阻单元对通过所述第二部分发光点的电流的阻碍作用。
35.通过对随后的描述和附图的理解，本技术进一步的目的和优势将得以充分体现。
36.本技术的这些和其它目的、特点和优势，通过下述的详细说明，附图和权利要求得以充分体现。
附图说明
37.从下面结合附图对本技术实施例的详细描述中，本技术的这些和/或其它方面和优点将变得更加清楚并更容易理解，其中：
38.图1图示了传统的vcsel芯片的各个发光点的发光强度示意图。
39.图2图示了根据本技术实施例的控流平衡式vcsel芯片的结构示意图。
40.图3图示了图2图示的根据本技术实施例的控流平衡式vcsel芯片的局部放大示意图。
41.图4图示了根据本技术实施例的控流平衡式vcsel芯片的一变形实施方式的结构示意图。
42.图5图示了图4图示的根据本技术实施例的控流平衡式vcsel芯片的变形实施方式的局部放大示意图。
43.图6图示了根据本技术实施例的控流平衡式vcsel芯片的另一变形实施方式的局部放大示意图。
44.图7图示了根据本技术实施例的控流平衡式vcsel芯片的又一变形实施方式的局部放大示意图。
45.图8图示了根据本技术实施例的控流平衡式vcsel芯片的制备方法的流程图。
46.图9a图示了根据本技术实施例的控流平衡式vcsel芯片的制备过程的示意图之一。
47.图9b图示了根据本技术实施例的控流平衡式vcsel芯片的制备过程的示意图之二。
48.图9c图示了根据本技术实施例的控流平衡式vcsel芯片的制备过程的示意图之三。
具体实施方式
49.以下说明书和权利要求中使用的术语和词不限于字面的含义，而是仅由本技术发明人使用以使得能够清楚和一致地理解本技术。因此，对本领域技术人员很明显仅为了说明的目的而不是为了如所附权利要求和它们的等效物所定义的限制本技术的目的而提供本技术的各种实施例的以下描述。
50.可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。
51.虽然比如“第一”、“第二”等的序数将用于描述各种组件，但是在这里不限制那些组件。该术语仅用于区分一个组件与另一组件。例如，第一组件可以被称为第二组件，且同样地，第二组件也可以被称为第一组件，而不脱离本技术构思的教导。在此使用的术语“和/或”包括一个或多个关联的列出的项目的任何和全部组合。
52.在这里使用的术语仅用于描述各种实施例的目的且不意在限制。如在此使用的，单数形式意在也包括复数形式，除非上下文清楚地指示例外。另外将理解术语“包括”和/或“具有”当在该说明书中使用时指定所述的特征、数目、步骤、操作、组件、元件或其组合的存在，而不排除一个或多个其它特征、数目、步骤、操作、组件、元件或其组的存在或者附加。
53.申请概述
54.如上所述，vcsel(vertical-cavity surface-emitting laser，垂直腔面发射激光器)是指在衬底的垂直方向上形成谐振腔，沿垂直方向出射激光的一种半导体激光器。vcsel芯片具有温漂小、低阈值、光纤耦合效率高、易于集成和封装等特性，被广泛应用于智慧交通、健康医疗、生物检测和军事安防等领域。
55.在实际产业中，通常vcsel芯片布置有由多个vcsel激光器形成的多个发光点，以满足不同应用场景中对光源光强、分区点亮、感测准确度等方面的要求。然而，当发光点较多，发光功率较大时，vcsel芯片容易出现散热不均的问题，导致vcsel芯片不同区域的发光强度不均。
56.具体地，发光点的发光强度会受到温度的影响，在一定温度变化范围内，温度越高，发光强度越低。vcsel芯片的部分区域的发光点较为集中，随着工作时间的持续，热量容易堆积，温度较高，发光强度相对较低。vcsel 芯片的其他区域的发光点较为分散，散热空间较大，在工作状态下温度较低，发光强度相对较高。这样，布置有多个发光点的vcsel芯片容易出现发光点的发光强度不一致的问题，使得vcsel芯片的发光强度不均匀。
57.vscel芯片的出光强度不均通常表现为：vcsel芯片的发光区域中邻近于其外周缘的周缘部分的发光强度相较于所述周缘部分内的部分的发光强度高，如图1所示。主要原因在于：所述周缘部分的vcsel发光点(即，外层的发光点)的外围为非发光区域，散热空间较大，有利于外层的发光点的散热。并且，从外层的发光点向外延伸的金属层导热性较强，进一步加快了外层的发光点的散热速度。位于所述周缘部分内的部分的vcsel发光点较为集中，散热空间有限，且被外层的发光点包围其中，外层的发光点将形成热源，不仅阻碍位于其内的vcsel发光点的热量向外扩散，而且外层的发光点的部分热量向内扩散，使得位于其内的vcsel发光点处的热量容易堆积，散热性能较差，发光强度相对较低。
58.目前，主要通过提升发光强度较低的vcsel发光点的发光强度提升 vcsel芯片的发光均匀性。具体地，通过改善发光区域的散热优势较差的部分的散热性能来解决发光强度不均的问题。例如，增大位于所述发光区域的中部的多个vcsel发光点之间的距离来提高所述发光区域的中部结构的散热性能，进而改善所述vcsel芯片的散热均匀性。然而，vcsel发光区域的多个vcsel发光点之间的距离的增大使得vcsel发光区域周围的可利用空间缩小，导致布线灵活度降低，布线难度升高。并且，可能需要增大 vcsel芯片的整体体积，导致制造成本升高。此外，增大部分所述多个 vcsel发光点之间的距离将影响所有所述多个vcsel发光点之间的分布均匀性和分布密度。然而，在一些对多个vcsel发光点的分布位置有特定要求的应用场景下，增大位于所述发光区域的中部的多个vcsel发光点之间的距离与该特定要求相冲突，例如，在一些感测场景中，需要提高发光区域的中部的发光点的密度，以提高感测准确度。
59.本技术的发明人反其道而行，提出通过降低发光强度较高的vcsel发光点的发光强度来提升vcsel芯片的发光均匀性。且应可以理解，当vcsel 发光点11的发光强度提升至一定水平后，受其所在区域的散热性能、其自身结构特点、材料特性等因素的影响，其发光强度难以进一步被提升，相比于提升vcsel发光点11的发光强度，降低所述vcsel发光点11的发光强度的难度相对较低。相应地，通过降低发光区域10中发光强度较高的 vcsel发光点11的发光强度来提升vcsel芯片的发光均匀性可在一定程度上降低提升vcsel芯片发光
均匀性方案的整体难度。
60.进一步地，vcsel发光点的发光强度不仅与其所处部位的散热性能相关，还与通过vcsel发光点的电流大小相关。通过vcsel发光点的电流越大，vcsel发光点的发光强度越大，通过vcsel发光点的电流越小， vcsel发光点的发光强度越小。相应地，可通过控制通过vcsel芯片的发光区域中各个部分的vcsel发光点的电流来调整不同部分的vcsel发光点的发光强度，以补偿散热不均导致的各个vcsel发光点之间的发光强度差异，进而提升vcsel芯片的发光均匀性。
61.基于此，根据本技术的一个方面，本技术提出了一种控流平衡式vcsel 芯片，其包括：发光区域和形成于所述发光区域的电阻结构。所述发光区域包括多个vcsel发光点，其中，所述多个vcsel发光点包括邻近于所述发光区域的外周缘的第一部分发光点和除所述第一部分发光点以外的第二部分发光点。所述电阻结构包括形成于所述第一部分发光点的第一电阻单元，其中，形成有所述第一电阻单元的第一部分发光点的阻值大于未形成有所述第一电阻单元的第一部分发光点的阻值，通过这样的方式，降低通过所述第一部分发光点的电流，进而降低所述第一部分发光点的发光强度，以提升所述控流平衡式vcsel芯片的发光均匀性。
62.根据本技术的另一个方面，本技术还提出了一种vcsel芯片的制备方法，其包括：形成外延层结构，所述外延层结构自下而上包括：衬底层结构、n-dbr层结构、主动层结构和p-dbr层结构；形成电连接于所述外延结构的负电极和多个正电极；去除所述外延层结构的至少一部分，以形成多个子结构单元，每个所述子结构单元自下而上包括：负电极、衬底层、n-dbr 层、有源区、p-dbr层和正电极；对所述多个子结构单元进行处理，以在所述有源区的上方形成具有限制孔的限制层，进而形成多个vcsel发光点，其中，所述多个vcsel发光点包括邻近于所述多个vcsel发光点形成的发光区域的外周缘的第一部分发光点和除所述第一部分发光点以外的第二部分发光点；以及，通过离子布植的方式向所述第一部分发光点中至少一 vcsel发光点布植第一离子体，以形成第一电阻单元，其中，形成有所述第一电阻单元的第一部分发光点的阻值大于未形成有所述第一电阻单元的第一部分发光点的阻值。
63.在介绍本技术的基本原理之后，下面将参考附图来具体介绍本技术的各种非限制性实施例。
64.示意性控流平衡式vcsel芯片
65.如图2至图8所示，根据本技术实施例的控流平衡式vcsel芯片被阐明，其中，所述控流平衡式vcsel芯片包括发光区域10和形成于所述发光区域10的电阻结构30。所述发光区域10包括多个vcsel发光点11，所述多个vcsel发光点11包括邻近于所述发光区域10的外周缘的第一部分发光点110和除所述第一部分发光点110以外的第二部分发光点120，所述电阻结构30具有特定的结构样式，以通过调控通过所述第一部分发光点110和所述第二部分发光点120的电流的方式，补偿所述第一部分发光点110和所述第二部分发光点120之间的发光强度差异，提升所述多个 vcsel发光点11的发光均匀性。
66.具体地，在本技术实施例中，每一vcsel发光点11包括发光主体和电连接于所述发光主体的正电极60和负电极70。所述发光主体自下而上包括衬底层112、n-dbr层113、有源区114、限制层115和p-dbr层116，所述p-dbr层116的上表面形成所述vcsel发光点11的上表面。
67.所述衬底层112的制成材料选自gaas、gan和lnp中任意一种，其允许波长范围在300nm至150mm的激光透过。优选地，所述衬底层112由 gaas材料制成，其可以是未掺杂的，可以是n型掺杂的(例如，掺杂了si)，也可以是p型掺杂的(例如，掺杂了zn)。由gaas材料制成的所述衬底层 112对特定波长的激光(例如，980nm波段的激光)的吸收损耗非常小，甚至可以忽略(例如，当所述衬底层112是在未掺杂条件下制成时，其吸收损耗可以被忽略)。
68.所述n-dbr层113由n型掺杂的高铝含量的al
x
ga
1-x
as(x＝1～0)和n 型掺杂的低铝含量的al
x
ga
1-x
as(x＝1～0)的交替层形成。所述p-dbr层116 由p型掺杂的高铝含量的al
x
ga
1-x
as(x＝1～0)和p型掺杂的低铝含量的 al
x
ga
1-x
as(x＝1～0)的交替层形成。在本技术一些示例中，所述n-dbr层113 和所述p-dbr层116的制成材料中甚至可以没有铝含量，也就是，不包含铝。值得一提的是，所述交替层的材料选择取决于所述vcsel发光点11 出射的激光的工作波长，每层交替层的光学厚度等于或约等于激光的工作波长的1/4。
69.所述有源区114被夹设在所述n-dbr层113和所述p-dbr层116之间，以形成谐振腔，其中，光子在被激发后在所述谐振腔内来回反射不断重复放大以形成激光振荡，从而形成了激光。本领域普通技术人员应知晓，通过对所述n-dbr层113和所述p-dbr层116的配置和设计能够可选择地控制激光的出射方向，例如，从所述n-dbr层113出射，或者，从所述p-dbr 层116出射。相应地，所述n-dbr层113和p-dbr层116被配置为在所述vcsel发光点11被导通后，由所述有源区114产生的激光在所述 n-dbr层113和所述p-dbr层116之间形成的谐振腔内被多次反射后从所述p-dbr层116，或者，从所述n-pdbr层113出射。
70.所述正电极60和所述负电极70用于导通所述vcsel发光点11。当所述n-dbr层113和p-dbr层116被配置为在所述vcsel发光点11被导通后，由所述有源区114产生的激光在所述n-dbr层113和所述p-dbr 层116之间形成的谐振腔内被多次反射后从所述p-dbr层116出射时，所述正电极60的形状为环形，所述正电极60具有与所述限制孔101对应的出光孔102。
71.在操作过程中，将操作电压/电流施加到所述vcsel发光点11的正电极60和负电极70时以在所述vcsel发光点11中产生电流。在被导通后，电流被所述限制层115限制流向，其最终被导入所述vcsel发光点11的中部区域，以使得所述有源区114的中部区域产生激光，所述多个vcsel 发光点11在产生激光并投射激光的过程中将产生大量的热量。更具体地，在本技术实施例中，所述限制层115具有形成于所述限制孔101周围的限制区域，所述限制区域具有较高的电阻率以限制载流子流入所述vcsel发光点11的中部区域，且所述限制区域的折射率较低以对光子进行横向限制，载流子和光学横向限制增加了所述有源区114内的载流子和光子的密度，提高了在所述有源区114内产生光的效率，而所述限制孔101则限定了所述 vcsel发光点11的出光孔径。
72.在本技术的一些实施例中，所述限制层115被实施为氧化限制层，其通过氧化工艺形成于所述有源区114的上方。在本技术的具体实施方式中，所述氧化限制层可作为单独的一层形成于所述有源区114的上方，也可以通过氧化所述p-dbr层116的下方区域的至少一部分的方式形成于所述有源区 114的上方，对此，并不为本技术所局限。在本技术的另一些实施例中，所述限制层115被实施为其他形态，例如，被实施为离子限制层(图中未示意)，其通过离子种植工艺形成于所述有源区114的上方，对此，并不为本技术所局限。
73.在本技术实施例中，所述多个vcsel发光点11中每两个vcsel发光点11之间设有隔离结构103，所述隔离结构103从所述vcsel发光点11 的上表面向下延伸至所述有源区114
的下方，以实现所述多个vcsel发光点11之间的电隔离。在本技术的一个具体示例中，所述隔离结构103被实施为从所述vcsel发光点11的上表面向下凹陷至所述有源区114的下方的隔离槽。在本技术的另一个具体示例中，所述隔离结构103不仅包括从所述vcsel发光点11的上表面向下凹陷至所述有源区114的下方的隔离槽，还包括包覆于所述vcsel发光点11的上表面的至少一部分和所述隔离槽的至少一部分的点隔离层。在本技术的又一个具体示例中，所述隔离结构 103被实施为从所述vcsel发光点11的上表面向下延伸至所述有源区114 的下方的离子注入层。
74.在本技术实施例中，所述发光区域10的多个vcsel发光点11以等间距的方式分布于所述发光区域10。在本技术的变形实施方式中，所述多个 vcsel发光点11也可以其他方式分布于所述发光区域10，对此，并不为本技术所局限。
75.所述发光区域10具有邻近于其外周缘的周缘部分和形成于所述周缘部分内的内区部分，所述第一部分发光点110形成于所述发光区域10的周缘部分，所述第二部分发光点120形成于所述发光区域10的内区部分。所述控流平衡式vcsel芯片进一步包括环绕于所述发光区域10的外围区域 20，所述外围区域20为非发光区域，所述第一部分发光点110靠近所述外围区域20。
76.值得一提的是，所述vcsel发光点11的发光强度会受到温度的影响，在一定温度变化范围内，温度越高，发光强度越低。vcsel发光点11在工作状态中时，将产生热量，且热量随着工作时间的持续而不断积累，影响所述vcsel发光点11的发光强度。
77.所述外围区域20为所述第一部分发光点110提供了足够的散热空间，而且，从所述第一部分发光点110向外延伸的金属层导热性较强，进一步加快了第一部分发光点110的散热速度，使得所述第一部分发光点110所在区域散热优势相对较优，工作温度较低，发光强度相对较高。
78.所述第二部分发光点120被所述第一部分发光点110环绕其中，在处于工作状态时，不仅散热空间受限，热量容易发生堆积，而且，所述第一部分发光点110的部分热量向所述第二部分发光点120所在区域扩散，加剧了所述第二部分发光点120所在区域的热量堆积，导致所述第二部分发光点 120所在区域散热优势相对较差，工作温度较高，发光强度相对较低。这样，所述发光区域10的多个vcsel发光点11容易出现发光强度不均的问题。
79.为此，本技术的发明人提出，通过降低发光强度较高的vcsel发光点 11的发光强度来提升vcsel芯片的发光均匀性。且进一步地，所述vcsel 发光点11的发光强度不仅与其所处部位的散热性能相关，还与通过所述 vcsel发光点11的电流大小相关。可通过控制通过所述控流平衡式vcsel 芯片的发光区域10中各个部分的vcsel发光点11的电流来调整不同部分的vcsel发光点11的发光强度，以补偿散热优势较差、发光强度较低的发光点与散热优势较佳、发光强度较高的发光点之间的发光强度差异，进而提升所述多个vcsel发光点11之间的发光均匀性。
80.在本技术实施例中，分别在所述发光区域10的周缘部分和内区部分形成不同的电阻配置，以调控通过所述发光区域10的周缘部分的第一部分发光点110和内区部分的第二部分发光点120的电流，提升所述发光区域10 的多个vcsel发光点11之间的发光均匀性。
81.具体地，可仅在所述第一部分发光点110形成电阻单元，如图2和图3 所示，以增大所述第一部分发光点110的电阻，减小通过所述第一部分发光点110的电流，保持所述第二
部分发光点120原本的结构及通过所述第二部分发光点120的电流，通过这样的电阻配置模式来平衡所述第一部分发光点110和所述第二部分发光点120之间的发光强度，以提升所述控流平衡式vcsel芯片的发光均匀性。
82.相应地，在本技术的一些实施方式中，所述电阻结构30仅包括形成于所述第一部分发光点110的第一电阻单元31，其中，形成有所述第一电阻单元31的第一部分发光点110的阻值大于未形成有所述第一电阻单元31 的第一部分发光点110的阻值。
83.应可以理解，也可在所述第一部分发光点110和所述第二部分发光点 120均形成电阻单元，如图4至图7所示，且形成于所述第一部分发光点110 的电阻单元对所述第一部分发光点110的发光强度的降低程度大于形成于所述第二部分发光点120的电阻单元对所述第二部分发光点120的发光强度的降低程度，通过这样的电阻配置模式来平衡所述第一部分发光点110 和所述第二部分发光点120之间的发光强度，以提升所述控流平衡式 vcsel芯片的发光均匀性。
84.相应地，在本技术的一些实施方式中，所述电阻结构30不仅包括形成于所述第一部分发光点110的第一电阻单元31，还包括形成于所述第二部分发光点120的第二电阻单元32。形成有所述第二电阻单元32的第二部分发光点120的阻值大于未形成有所述第二电阻单元32的第二部分发光点 120的阻值，且所述第一电阻单元31对通过所述第一部分发光点110的电流的阻碍作用大于所述第二电阻单元32对通过所述第二部分发光点120的电流的阻碍作用，以使得所述第一电阻单元31对所述第一部分发光点110 的发光强度的降低程度大于所述第二电阻单元32对所述第二部分发光点 120的发光强度的降低程度。
85.对配置了所述电阻结构30的控流平衡式vcsel芯片(即，实验组) 和没有配置所述电阻结构30的传统vcsel芯片(即，对照组)进行对照试验，实验数据表明，相比于没有配置所述电阻结构30的传统芯片，所述控流平衡式vcsel芯片的整体发光强度均匀度的提升幅度为3％-25％，所述控流平衡式vcsel芯片的整体发光强度均匀度的提升幅度的平均值约为15％。
86.可通过vcsel芯片的非均匀度表征值来体现其均匀度，非均匀度表征值越高，表明发光强度均匀度越低，非均匀度表征值越低，表明发光强度均匀度越高。所述控流平衡式vcsel芯片的整体发光强度均匀度的提升幅度为：所述传统vcsel芯片的非均匀度表征值与所述控流平衡式vcsel芯片的非均匀度表征值之差的绝对值与所述传统vcsel芯片的非均匀度表征值的比值。在本技术的一个具体示例中，所述实验组的控流平衡式vcsel 芯片的非均匀度表征值为11.17％，所述对照组的传统vcsel芯片的非均匀度表征值为14.29％，相比于所述对照组，所述实验组的控流平衡式vcsel 芯片的整体发光强度均匀度的提升幅度为21.83％。
87.值得一提的是，在本技术实施例中，所述电阻结构30通过离子布植 (imp,ion implantation)的方式形成于所述发光区域10，这使得最终形成的电阻结构30的结构样式和阻值可控，能够按照预期的模式可控地调节通过所述发光区域10中各个部分的vcsel发光点11的电流。相应地，所述电阻结构30通过向所述第一部分发光点110中的vcsel发光点11布植第一离子体301的方式形成所述第一电阻单元31，所述电阻结构30通过向所述第二部分发光点120中的vcsel发光点11布植第二离子体302的方式形成所述第二电阻单元32。
88.所述第一电阻单元31从所述第一部分发光点110中至少一所述 vcsel发光点11的
上表面向下延伸，所述第二电阻单元32从所述第二部分发光点120中至少一所述vcsel发光点11的上表面向下延伸。所述第一电阻单元31和所述第二电阻单元32的延伸深度并不为本技术所局限。在本技术的一个具体示例中，所述第一电阻单元31从所述第一部分发光点 110中至少一所述vcsel发光点11的p-dbr层116的上表面向下延伸，所述第二电阻单元32从所述第二部分发光点120中至少一所述vcsel发光点11的p-dbr层116的上表面向下延伸。
89.进一步地，所述第一电阻单元31包括形成于所述第一部分发光点110 中多个vcsel发光点11的多个第一电阻部311，所述第二电阻单元32包括形成于所述第二部分发光点120中多个vcsel发光点11的多个第二电阻部321。所述电阻结构30通过向所述第一部分发光点110中多个vcsel 发光点11布植第一离子体301的方式形成所述多个第一电阻部311以形成所述第一电阻单元31，所述电阻结构30通过向所述第二部分发光点120 中多个vcsel发光点11布植第二离子体302的方式形成所述多个第二电阻部321以形成所述第二电阻单元32。
90.如前所述，所述第一部分发光点110形成于所述发光区域10的周缘部分，所述第二部分发光点120形成于所述发光区域10的内区部分，且所述第一部分发光点110所在区域散热优势相对较优，所述第二部分发光点120 所在区域散热优势相对较差。根据所述多个vcsel发光点11的分布特点及其所在区域的散热特点可知，当所述多个vcsel发光点11被导通，处于工作状态时，从所述发光区域10的中心向其外周缘所述多个vcsel发光点11的所在区域散热优势逐渐增强，发光强度逐渐增强。
91.可根据上述特点设计所述电阻结构30的样式，以提高所述控流平衡式 vcsel芯片的发光均匀性。优选地，从所述发光区域10的中心向其外周缘，所述电阻结构30对通过所述vcsel发光点11的电流的阻碍作用逐渐增大。相应地，所述多个第一电阻部311的阻值从所述发光区域10的邻近所述第一部分发光点110的区域向其外周缘逐渐增大，所述多个第二电阻部 321的阻值从所述发光区域10的中心区域向其外周缘逐渐增大，所述多个第一电阻部311的阻值平均水平大于所述多个第二电阻部321的阻值平均水平。
92.具体地，可通过调整所述第一电阻部311和所述第二电阻部321的分布密度、尺寸配置、形成方式等调整所述第一电阻部311和所述第二电阻部 321的阻值。优选地，从所述发光区域10的中心区域向其外周缘，所述电阻结构30的所述多个第一电阻部311和所述多个第二电阻部321的分布密度逐渐增大，和/或，宽度逐渐增大，和/或，深度逐渐加深，和/或，离子体布植浓度逐渐增大。
93.相应地，在本技术一个具体示例中，所述多个第一电阻部311的分布密度大于所述多个第二电阻部321的分布密度。具体地，所述多个第一电阻部 311中每相邻两个第一电阻部311之间的距离平均水平小于所述多个第二电阻部321中每相邻两个第二电阻部321之间的距离平均水平。所述多个第一电阻部311和所述多个第二电阻部321的尺寸配置一致，所述多个第一电阻部311和所述多个第二电阻部321的离子体布植浓度平均水平一致。
94.在本技术的另一个具体示例中，所述多个第一电阻部311的分布密度大于所述多个第二电阻部321的分布密度，所述多个第一电阻部311的宽度平均水平大于所述多个第二电阻部321的宽度平均水平，所述多个第一电阻部311的深度平均水平和所述多个第二电阻部321的深度平均水平一致，所述多个第一电阻部311和所述多个第二电阻部321的离子体布植浓度平均水平一致。
95.在本技术的又一个具体示例中，所述多个第一电阻部311的分布密度大于所述多个第二电阻部321的分布密度，所述多个第一电阻部311的宽度平均水平和所述多个第二电阻部321的宽度平均水平一致，所述多个第一电阻部311的深度平均水平大于所述多个第二电阻部321的深度平均水平，所述多个第一电阻部311和所述多个第二电阻部321的离子体布植浓度平均水平一致。
96.在本技术的又一个具体示例中，所述多个第一电阻部311的分布密度大于所述多个第二电阻部321的分布密度，所述多个第一电阻部311的宽度平均水平大于所述多个第二电阻部321的宽度平均水平，所述多个第一电阻部311的深度平均水平大于所述多个第二电阻部321的深度平均水平，所述多个第一电阻部311和所述多个第二电阻部321的离子体布植浓度平均水平一致。
97.在本技术的又一个具体示例中，所述多个第一电阻部311的分布密度大于所述多个第二电阻部321的分布密度，所述多个第一电阻部311的宽度平均水平大于所述多个第二电阻部321的宽度平均水平，所述多个第一电阻部311的深度平均水平大于所述多个第二电阻部321的深度平均水平，所述多个第一电阻部311的第一离子体301在其对应的vcsel发光点11中的布植浓度平均水平大于所述多个第二电阻部321的第二离子体302在其对应的vcsel发光点11中的布植浓度平均水平，如图7所示。
98.在本技术的又一个具体示例中，所述多个第一电阻部311的分布密度大于所述多个第二电阻部321的分布密度，所述多个第一电阻部311和所述多个第二电阻部321的尺寸配置一致，所述多个第一电阻部311的第一离子体301在其对应的vcsel发光点11中的布植浓度平均水平大于所述多个第二电阻部321的第二离子体302在其对应的vcsel发光点11中的布植浓度平均水平。
99.在本技术的又一个具体示例中，所述多个第一电阻部311的分布密度大于所述多个第二电阻部321的分布密度，所述多个第一电阻部311的宽度平均水平大于所述多个第二电阻部321的宽度平均水平，所述多个第一电阻部311的深度平均水平和所述多个第二电阻部321的深度平均水平一致，所述多个第一电阻部311的第一离子体301在其对应的vcsel发光点11 中的布植浓度平均水平大于所述多个第二电阻部321的第二离子体302在其对应的vcsel发光点11中的布植浓度平均水平。
100.在本技术的又一个具体示例中，所述多个第一电阻部311的分布密度大于所述多个第二电阻部321的分布密度，所述多个第一电阻部311的宽度平均水平和所述多个第二电阻部321的宽度平均水平一致，所述多个第一电阻部311的深度平均水平大于所述多个第二电阻部321的深度平均水平，所述多个第一电阻部311的第一离子体301在其对应的vcsel发光点11 中的布植浓度平均水平大于所述多个第二电阻部321的第二离子体302在其对应的vcsel发光点11中的布植浓度平均水平。
101.在本技术的另一个具体示例中，所述多个第一电阻部311的分布和所述多个第二电阻部321的分布密度一致。具体地，所述多个第一电阻部311 中每相邻两个第一电阻部311之间的距离平均水平与所述多个第二电阻部 321中每相邻两个第二电阻部321之间的距离平均水平一致。所述多个第一电阻部311的宽度平均水平大于所述多个第二电阻部321的宽度平均水平，如图5所示，所述多个第一电阻部311的深度平均水平和所述多个第二电阻部321的深度平均水平一致，所述多个第一电阻部311和所述多个第二电阻部321的离子
体布植浓度平均水平一致。
102.在本技术的又一个具体示例中，所述多个第一电阻部311的分布和所述多个第二电阻部321的分布密度一致，所述多个第一电阻部311的宽度平均水平和所述多个第二电阻部321的宽度平均水平一致，所述多个第一电阻部311的深度平均水平大于所述多个第二电阻部321的深度平均水平，所述多个第一电阻部311和所述多个第二电阻部321的离子体布植浓度平均水平一致。
103.在本技术的又一个具体示例中，所述多个第一电阻部311的分布和所述多个第二电阻部321的分布密度一致，所述多个第一电阻部311的宽度平均水平大于所述多个第二电阻部321的宽度平均水平，所述多个第一电阻部 311的深度平均水平大于所述多个第二电阻部321的深度平均水平，如图6 所示，所述多个第一电阻部311和所述多个第二电阻部321的离子体布植浓度平均水平一致。
104.在本技术的又一个具体示例中，所述多个第一电阻部311的分布和所述多个第二电阻部321的分布密度一致，所述多个第一电阻部311的宽度平均水平大于所述多个第二电阻部321的宽度平均水平，所述多个第一电阻部 311的深度平均水平大于所述多个第二电阻部321的深度平均水平，所述多个第一电阻部311的第一离子体301在其对应的vcsel发光点11中的布植浓度平均水平大于所述多个第二电阻部321的第二离子体302在其对应的vcsel发光点11中的布植浓度平均水平。
105.在本技术的又一个具体示例中，所述多个第一电阻部311的分布和所述多个第二电阻部321的分布密度一致，所述多个第一电阻部311和所述多个第二电阻部321的尺寸配置一致，所述多个第一电阻部311的第一离子体301在其对应的vcsel发光点11中的布植浓度平均水平大于所述多个第二电阻部321的第二离子体302在其对应的vcsel发光点11中的布植浓度平均水平。
106.在本技术的又一个具体示例中，所述多个第一电阻部311的分布和所述多个第二电阻部321的分布密度一致，所述多个第一电阻部311的宽度平均水平大于所述多个第二电阻部321的宽度平均水平，所述多个第一电阻部 311的深度平均水平和所述多个第二电阻部321的深度平均水平一致，所述多个第一电阻部311的第一离子体301在其对应的vcsel发光点11中的布植浓度平均水平大于所述多个第二电阻部321的第二离子体302在其对应的vcsel发光点11中的布植浓度平均水平。
107.在本技术的又一个具体示例中，所述多个第一电阻部311的分布和所述多个第二电阻部321的分布密度一致，所述多个第一电阻部311的宽度平均水平和所述多个第二电阻部321的宽度平均水平一致，所述多个第一电阻部311的深度平均水平大于所述多个第二电阻部321的深度平均水平，所述多个第一电阻部311的第一离子体301在其对应的vcsel发光点11中的布植浓度平均水平大于所述多个第二电阻部321的第二离子体302在其对应的vcsel发光点11中的布植浓度平均水平。
108.在本技术的一些实施方式中，还可以通过调整布植于所述第一部分发光点110中的vcsel发光点11的离子(即，所述第一离子体301)和布植于所述第二部分发光点120中的vcsel发光点11的离子(即，所述第二离子体302)的类型来控制所述第一电阻部311的阻值和所述第二电阻部 321的阻值。
109.这里，参数平均水平(例如，距离平均水平、宽度平均水平、深度平均水平、布植浓
度平均水平)可通过计算参数的平均值、加权和，或者，方差值来获得。
110.综上，基于本技术实施例的vcsel芯片被阐明，所述vcsel芯片能够通过控制通过其发光区域10中各个部分的vcsel发光点11的电流来调整不同部分的vcsel发光点11的发光强度，以提升其整体的发光均匀性。
111.示意性vcsel芯片的制备方法
112.根据本技术的另一方面，还提供了一种vcsel芯片的制备方法，其用于制备如上所述的控流平衡式vcsel芯片。参考说明书附图之图8至图9c，根据本技术实施例的控流平衡式vcsel芯片的制备方法被阐明。值得一提的是，在本技术实施例中，本技术提出的vcsel芯片的制备方法仅需在传统的vcsel芯片的制备工艺的基础上变更或者更增加一道工序即可形成所述电阻结构30，这样，不仅通过对传统vcsel芯片制备工艺进行简单的调整即可提升最终形成的vcsel芯片的发光均匀性，还可保留原有的vcsel 芯片生产线和生产设备以将其用于制备本技术的控流平衡式vcsel芯片，有效降低控流平衡式vcsel芯片的生产线改造成本，进而降低制备成本。
113.如图8所示，在本技术实施例中，所述vcsel芯片的制备方法，包括： s110，形成外延层结构，所述外延层结构自下而上包括：衬底层结构、n-dbr 层结构、主动层结构和p-dbr层结构；s120，形成电连接于所述外延结构的负电极和多个正电极；s130，去除所述外延层结构的至少一部分，以形成多个子结构单元，每个所述子结构单元自下而上包括：负电极、衬底层、 n-dbr层、有源区、p-dbr层和正电极；s140，对所述多个子结构单元进行处理，以在所述有源区的上方形成具有限制孔的限制层，进而形成多个 vcsel发光点，其中，所述多个vcsel发光点包括邻近于所述多个vcsel 发光点形成的发光区域的外周缘的第一部分发光点和除所述第一部分发光点以外的第二部分发光点；s150，通过离子布植的方式向所述第一部分发光点中至少一vcsel发光点布植第一离子体，以形成第一电阻单元，其中，形成有所述第一电阻单元的第一部分发光点的阻值大于未形成有所述第一电阻单元的第一部分发光点的阻值。
114.图9a至图9c图示了根据本技术实施例的所述控流平衡式vcsel芯片的制备过程的示意图。如图9a所示，在步骤s110中，形成外延层结构300。具体地，通过半导体生长工艺形成衬底层结构320，接着，在所述衬底层结构320的上表面依次形成叠置于所述衬底层结构320的n-dbr层结构 330、主动层结构340和p-dbr层结构350。
115.在步骤s120中，形成电连接于所述外延结构300的负电极70和多个正电极60。具体地，在所述p-dbr层结构350的上表面形成p型电接触层结构，以形成所述多个正电极60，在所述衬底层结构320的与其上表面相对的下表面形成n型电接触层结构，以形成所述负电极70。进一步地，可通过电镀工艺形成所述多个正电极60和所述负电极70，也可通过其他工艺形成所述多个正电极60和所述负电极70，对此，并不为本技术所局限。
116.在本技术的一个具体示例中，所述控流平衡式vcsel芯片被设计为激光从在后续制备过程中由所述p-dbr层结构350的至少一部分形成的 p-dbr层116出射。在该具体示例中，在所述p-dbr层结构350的预设位置形成多个正电极60，所述正电极60的形状为环形，以定义出多个允许激光通过的出光孔102。
117.如图9b所示，在步骤s130中，去除所述外延层结构300的至少一部分，以形成多个子结构单元400。具体地，通过蚀刻工艺去除所述外延层结构300的至少一部分以形成至少
一隔离槽，进而形成多个子结构单元400，其中，所述隔离槽形成所述多个子结构单元400之间的隔离结构103，以实现所述多个子结构单元400之间的电隔离。每个所述子结构单元400自下而上包括：负电极70、衬底层112、n-dbr层113、有源区114、p-dbr 层116和正电极60。
118.在本技术实施例中，所述隔离槽的具体深度并不为本技术所局限，在本技术的一个具体示例中，所述隔离槽从所述p-dbr层结构350向下延伸至所述第一主动层结构340的下方。在本技术的一个具体示例中，所述隔离槽从所述p-dbr层结构350向下延伸至所述第一n-dbr层结构330。在本技术的另一个具体示例中，所述隔离槽从所述p-dbr层结构350向下延伸至所述衬底层结构320。
119.在本技术的变形实施例中，可通过向所述外延结构300注入离子的方式形成所述多个子结构单元400之间的隔离结构103，以实现所述多个子结构单元400之间的电隔离。
120.在步骤s140中，对所述多个子结构单元400进行处理，以在所述有源区114的上方形成具有限制孔101的限制层115。具体地，可通过氧化工艺形成所述限制层115。首先，为了保护所述正电极60，需在对所述多个子结构单元400进行氧化之前，形成包覆所述正电极60的保护层；接着，氧化所述多个子结构单元400，所述子结构单元400被氧化后，所述p-dbr 层116的一部分被氧化，以在所述有源区114的上方形成具有限制孔101 的氧化限制层115，所述限制孔101与所述出光孔102相对应；然后，暴露出所述正电极60，可通过去除包覆于所述正电极60的所述保护层的至少一部分使得所述正电极60被暴露出来。也就是说，步骤s140，包括：形成包覆所述正电极60的保护层；对所述多个子结构单元400进行氧化，以在所述有源区114的上方形成具有限制孔101的氧化限制层115；以及，暴露所述多个正电极60。
121.值得一提的是，可通过其他工艺形成所述限制层115，例如，可通过离子种植工艺形成所述有源区114上方的离子限制层115，对此，并不为本技术所局限。
122.形成所述限制层115的多个子结构单元400形成多个vcsel发光点 11，每一所述vcsel发光点11自下而上包括：负电极70、衬底层112、 n-dbr层113、有源区114、具有对应于所述有源区114的限制孔101的限制层115、p-dbr层116和p型电接触层117。所述多个vcsel发光点 11包括邻近于所述多个vcsel发光点11形成的发光区域10的外周缘的第一部分发光点110和除所述第一部分发光点110以外的第二部分发光点 120。
123.当所述多个vcsel发光点11被导通时，相比于所述第一部分发光点 110，所述第二部分发光点120所在区域热量容易积累，工作温度较高，发光强度较低。在本技术的一些实施例中，仅在所述第一部分发光点110形成电阻单元，以减小通过所述第一部分发光点110的电流，降低第一部分发光点110的发光强度，进而提升控流平衡式vcsel芯片整体的发光均匀性。
124.相应地，如图9c所示，在步骤s150中，通过离子布植的方式向所述第一部分发光点110中至少一vcsel发光点11布植第一离子体301，以形成第一电阻单元31，且形成有所述第一电阻单元31的第一部分发光点110 的阻值大于未形成有所述第一电阻单元31的第一部分发光点110的阻值。
125.在本技术的另一些实施例中，不仅在所述第一部分发光点110形成电阻单元，还在所述第二部分发光点120形成电阻单元，且形成于所述第一部分发光点110的电阻单元对所述第一部分发光点110的发光强度的降低程度大于形成于所述第二部分发光点120的电阻单元对所述第二部分发光点 120的发光强度的降低程度，通过这样的电阻配置模式来平衡
所述第一部分发光点110和所述第二部分发光点120之间的发光强度，以提升所述控流平衡式vcsel芯片的发光均匀性。
126.相应地，所述vcsel芯片的制备方法进一步包括步骤s160，通过离子布植的方式向所述第二部分发光点120布植第二离子体302，以形成第二电阻单元32，其中，形成有所述第二电阻单元32的第二部分发光点120的阻值大于未形成所述第二电阻单元32的第二部分发光点120的阻值，且所述第一电阻单元31对通过所述第一部分发光点110的电流的阻碍作用大于所述第二电阻单元32对通过所述第二部分发光点120的电流的阻碍作用。
127.可通过调整所述第一电阻部311和所述第二电阻部321的分布密度、尺寸配置、形成方式等调整所述第一电阻部311和所述第二电阻部321的阻值，以提高所述控流平衡式vcsel芯片的发光均匀性。所述第一电阻部 311和所述第二电阻部321的具体结构在图1至图7所示意的控流平衡式 vcsel芯片对所述第一电阻部311和所述第二电阻部321的描述中得到了详细介绍，并因此，将省略其重复描述。
128.综上，基于本技术实施例的vcsel芯片的制备方法被阐明，所述vcsel 芯片的制备方法通过控制通过其发光区域10中各个部分的vcsel发光点 11的电流来调整不同部分的vcsel发光点11的发光强度，以提升其整体的发光均匀性。
129.以上结合具体实施例描述了本技术的基本原理，但是，需要指出的是，在本技术中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本技术的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本技术为必须采用上述具体的细节来实现。

技术特征：
1.一种控流平衡式vcsel芯片，其特征在于，包括：发光区域，包括多个vcsel发光点，其中，所述多个vcsel发光点包括邻近于所述发光区域的外周缘的第一部分发光点和除所述第一部分发光点以外的第二部分发光点；以及形成于所述发光区域的电阻结构，所述电阻结构包括形成于所述第一部分发光点的第一电阻单元，其中，形成有所述第一电阻单元的第一部分发光点的阻值大于未形成有所述第一电阻单元的第一部分发光点的阻值，通过这样的方式，降低通过所述第一部分发光点的电流，进而降低所述第一部分发光点的发光强度，以提升所述控流平衡式vcsel芯片的发光均匀性。2.根据权利要求1所述的控流平衡式vcsel芯片，其中，所述电阻结构通过离子布植的方式形成于所述发光区域。3.根据权利要求2所述的控流平衡式vcsel芯片，其中，所述电阻结构通过向所述第一部分发光点中的vcsel发光点布植第一离子体的方式形成所述第一电阻单元。4.根据权利要求3所述的控流平衡式vcsel芯片，其中，所述第一电阻单元从所述第一部分发光点中至少一所述vcsel发光点的上表面向下延伸。5.根据权利要求4所述的控流平衡式vcsel芯片，其中，每一vcsel发光点自下而上包括负电极、衬底层、n-dbr层、有源区、具有限制孔的限制层、p-dbr层和正电极，其中，所述p-dbr层的上表面形成所述vcsel发光点的上表面，所述第一电阻单元从所述第一部分发光点中至少一所述vcsel发光点的所述p-dbr层的上表面向下延伸。6.根据权利要求1所述的控流平衡式vcsel芯片，进一步包括形成于所述第二部分发光点的第二电阻单元，其中，形成有所述第二电阻单元的第二部分发光点的阻值大于未形成有所述第二电阻单元的第二部分发光点的阻值，且所述第一电阻单元对通过所述第一部分发光点的电流的阻碍作用大于所述第二电阻单元对通过所述第二部分发光点的电流的阻碍作用，通过这样的方式，提升所述控流平衡式vcsel芯片的发光均匀性。7.根据权利要求6所述的控流平衡式vcsel芯片，其中，所述第一电阻单元包括形成于所述第一部分发光点中多个vcsel发光点的多个第一电阻部，所述第二电阻单元包括形成于所述第二部分发光点中多个vcsel发光点的多个第二电阻部，所述多个第一电阻部的阻值平均水平大于所述多个第二电阻部的阻值平均水平。8.根据权利要求7所述的控流平衡式vcsel芯片，其中，所述多个第一电阻部的宽度平均水平大于所述多个第二电阻部的宽度平均水平。9.根据权利要求7所述的控流平衡式vcsel芯片，其中，所述多个第一电阻部的深度平均水平大于所述多个第二电阻部的深度平均水平。10.根据权利要求7所述的控流平衡式vcsel芯片，其中，所述电阻结构通过向所述第一部分发光点中多个vcsel发光点布植第一离子体的方式形成所述多个第一电阻部以形成所述第一电阻单元，所述电阻结构通过向所述第二部分发光点中多个vcsel发光点布植第二离子体的方式形成所述多个第二电阻部以形成所述第二电阻单元，其中，所述第一离子体在其对应的vcsel发光点中的布植浓度平均水平大于所述第二离子体在其对应的vcsel发光点中的布植浓度平均水平。11.据权利要求7所述的控流平衡式vcsel芯片，其中，所述多个第一电阻部的分布密度大于所述多个第二电阻部的分布密度。
12.根据权利要求1或7所述的控流平衡式vcsel芯片，其中，所述多个第一电阻部的阻值从所述发光区域的邻近所述第一部分发光点的区域向其外周缘逐渐增大。13.根据权利要求7所述的控流平衡式vcsel芯片，其中，所述多个第二电阻部的阻值从所述发光区域的中心区域向其外周缘逐渐增大。14.一种vcsel芯片的制备方法，其特征在于，包括：形成外延层结构，所述外延层结构自下而上包括：衬底层结构、n-dbr层结构、主动层结构和p-dbr层结构；形成电连接于所述外延结构的负电极和多个正电极；去除所述外延层结构的至少一部分，以形成多个子结构单元，每个所述子结构单元自下而上包括：负电极、衬底层、n-dbr层、有源区、p-dbr层和正电极；对所述多个子结构单元进行处理，以在所述有源区的上方形成具有限制孔的限制层，进而形成多个vcsel发光点，其中，所述多个vcsel发光点包括邻近于所述多个vcsel发光点形成的发光区域的外周缘的第一部分发光点和除所述第一部分发光点以外的第二部分发光点；以及，通过离子布植的方式向所述第一部分发光点中至少一vcsel发光点布植第一离子体，以形成第一电阻单元，其中，形成有所述第一电阻单元的第一部分发光点的阻值大于未形成有所述第一电阻单元的第一部分发光点的阻值。15.根据权利要求14所述的vcsel芯片的制备方法，进一步包括：通过离子布植的方式向所述第二部分发光点布植第二离子体，以形成第二电阻单元，其中，形成有所述第二电阻单元的第二部分发光点的阻值大于未形成所述第二电阻单元的第二部分发光点的阻值，且所述第一电阻单元对通过所述第一部分发光点的电流的阻碍作用大于所述第二电阻单元对通过所述第二部分发光点的电流的阻碍作用。

技术总结
公开了一种控流平衡式VCSEL芯片及其制备方法，其中，所述控流平衡式VCSEL芯片包括发光区域和形成于所述发光区域的电阻结构。所述发光区域包括多个VCSEL发光点，所述控流平衡式VCSEL芯片能够通过控制通过其发光区域中各个部分的VCSEL发光点的电流来调整不同部分的VCSEL发光点的发光强度，以提升其整体的发光均匀性。均匀性。均匀性。


技术研发人员：郭铭浩 周圣凯 赖威廷 王立 李念宜
受保护的技术使用者：浙江睿熙科技有限公司
技术研发日：2022.03.23
技术公布日：2023/10/7