一种LED芯片制备方法及LED芯片与流程

一种led芯片制备方法及led芯片
技术领域
1.本发明涉及led技术领域，特别涉及一led芯片制备方法及led芯片。


背景技术：

2.发光二极管(light emitting diode，简称：led)是一种能发光的半导体电子元件，由于其体积小、亮度高、能耗低等特点，吸引了越来越多研究者的注意。
3.铟锡氧化物(ito)膜具有导电性好、透光率(在可见光内)高而受到人们的关注，国内外学者对影响ito膜特性的各种工艺参数进行了广泛的研究，这些工艺参数有:in2o3和sno2的掺和比例,以及入射角、衬底温度、淀积速率、淀积中氧分压和淀积后退火条件等。
4.目前led退火均为快速退火处理，采用rta快速退火，退火温度在550℃左右进行，导致ito膜中in氧化不全面以及in2o3结晶不完整，从而影响ito膜的透光性。


技术实现要素：

5.基于此，本发明的目的是提供一led芯片制备方法及led芯片，旨在解决现有技术中，目前led退火均为快速退火处理，采用rta快速退火，退火温度在550℃左右进行，导致ito膜中in氧化不全面以及in2o3结晶不完整，从而影响ito膜的透光性的问题。
6.根据本发明实施例当中的一种led芯片制备方法，所述制备方法包括：
7.提供一包含ito膜层的半成品芯片；
8.在退火炉内满足预设条件温度时将所述ito膜层放入并进行渐进式升温直至达到终点温度完成退火处理；
9.并在所述退火炉内渐进升温的同时对所述退火炉内通入氧气，使所述退火炉内初始气体流量进行逐步降低，对所述ito膜层进行富氧处理。
10.进一步的，所述ito膜层厚度为20nm～110nm。
11.进一步的，所述退火炉内预设条件温度为200℃～250℃。
12.进一步的，所述渐进式升温条件为3℃/min～6℃/min。
13.进一步的，所述退火炉内终点温度为350℃～400℃。
14.进一步的，所述退火炉内初始气体流量为240sccm～260sccm。
15.进一步的，所述气体流量以1.5sccm/min～4.5sccm/min进行逐步降低。
16.进一步的，所述提供一包含电流阻挡层的半成品芯片的步骤包括：
17.提供一生长所需衬底；
18.在所述衬底上依次生长n型半导体层、发光层以及p型半导体层形成外延层；
19.对所述外延层通过icp进行蚀刻以将所述外延层上的n型半导体层裸露；
20.利用pecvd在蚀刻后的所述外延层上沉积电流阻挡层，并在所述电流阻挡层表面依次进行黄光处理及匀胶曝光显影，保留n型半导体层上方的电流阻挡层；
21.利用磁控溅射方式在所述电流阻挡层表面沉积ito膜层。
22.进一步的，所述并在所述退火炉内渐进升温的同时对所述退火炉内通入氧气，使
所述退火炉内初始气体流量进行逐步降低，对所述ito膜层进行富氧处理的步骤之后包括：
23.控制所述退火炉在到达所述终点温度后恒温，并满足无气体流量状态下保持25min～30min；
24.将进行退火后的所述半成品芯片放置在电子束蒸镀机载片盘上，并在所述半成品芯片朝所述电子束蒸镀机上的蒸镀原发射端依次蒸镀cr、al、ti、ni、pt、ni、pt、au层；
25.对完成电子束蒸镀的所述半成品芯片表面沉积80nm的氧化硅钝化层，制成led芯片。
26.此外，本发明还提出一种led芯片，由上述任一项所述的led芯片制备方法制备得到。
27.与现有技术相比：采用富氧化与低温连续慢升温处理手段，对ito膜层进行富氧化处理及渐进升温方式，能够有效减少ito膜的氧空位和晶格缺陷问题，实现了优良的透光效果，以及在表面形成良好的欧姆接触，解决了目前led退火均为快速退火处理，退火温度在550℃左右的高温下进行，导致ito膜中in氧化不全面以及in2o3结晶不完整，从而影响ito膜的透光性的问题。
附图说明
28.图1为本发明实施例提供的一种led芯片制备方法的流程示意图；
29.图2为本发明实施例公开的一种led芯片制备方法的常规值表示意图；
30.图3为本发明实施例公开的一种led芯片制备方法的改进值表示意图。
具体实施方式
31.为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
32.需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
33.除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
34.本发明实施例针对现有led退火均为快速退火处理，采用rta快速退火，退火温度在550℃左右进行，导致ito膜中in氧化不全面以及in2o3结晶不完整，从而影响ito膜的透光性的问题，提出了一led芯片制备方法及led芯片，其中：
35.请参阅图1，所示为本发明一实施例当中提出的led芯片制备方法的流程图，该led芯片制备方法包括步骤s01～s03：
36.步骤s01，提供一包含ito膜层的半成品芯片。
37.具体的，提供一生长所需衬底，在本发明一些可选实施例当中，衬底可以但不包括
选用蓝宝石衬底、sio2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底及氧化锌衬底中的一种，在本实施例中，衬底可以选用蓝宝石衬底，蓝宝石是目前最常用的gan基led衬底材料，市场上大部分gan基led都是使用蓝宝石作为衬底材料。蓝宝石衬底的最大优点是技术成熟，稳定性好，生产成本低。
38.之后，在衬底上依次生长n型半导体层、发光层以及p型半导体层形成外延层，其中，可以是采用金属化学气相沉积法mocvd在衬底上生长外延层，采用高纯氢气作为载气、高纯氨气作为氮源、三甲基镓和三乙基镓作为镓源、三甲基铟作为铟源、硅烷作为n型掺杂剂、三甲基铝作为铝源以及二茂镁作为p型掺杂剂，其中，n型半导体层的厚度为1μm～3μm，si掺杂浓度为5
×
1018-1
×
1019cm-3；p型半导体层的厚度为200nm～300nm，mg的掺杂浓度为5
×
1017-1
×
1020cm-3；发光层中in组分所占摩尔比例为10％-35％，最终通过满足上述条件完成衬底上外延层的生长。
39.对外延层通过icp进行蚀刻以将外延层上的n型半导体层裸露。
40.利用pecvd在蚀刻后的外延层上沉积电流阻挡层，并在电流阻挡层表面依次进行黄光处理及匀胶曝光显影，保留n型半导体层上方的电流阻挡层；
41.具体的，利用pecvd在蚀刻后的外延层上沉积厚度为290nm～310nm厚的电流阻挡层；而后在电流阻挡层表面依次进行黄光处理及匀胶曝光显影，保留n型半导体层上方的电流阻挡层，在本发明一些可选实施例当中，电流阻挡层的材料可以为氧化硅、氮化硅及氧化铝。
42.利用磁控溅射方式在电流阻挡层表面沉积ito膜层；
43.具体的，利用磁控溅射方式沉积ito膜层，原理为ar气电离轰击靶材，使靶材溅射到晶圆表面，完成金属ti和ito膜层的沉积，其中，ito膜层厚度为20nm～110nm，最后得到包含ito膜层的半成品芯片。
44.步骤s02，在退火炉内满足预设条件温度时将ito膜层放入并进行渐进式升温直至达到终点温度完成退火处理。
45.需要说明的是，由于初始ito膜层疏松多孔，采用低温高流量氧处理，可以使得底部ito接受到氧离子的填补，与氮化镓拥有更好的欧姆接触，随着温度的升高,结晶效果变好，可以逐步将氧流量降低。
46.具体的，在一些可选实施例当中退火炉可以是pecvd管式炉，当在对半成品芯片进行退火前，可对退火炉内环境温度进行升温，以使退火炉内的起始退火温度处于200℃～250℃，之后将步骤s01制备得到包含ito膜层的半成品芯片置入退火炉内，并以3℃/min的升温速率渐进式升温，对ito膜层进行退火处理。
47.步骤s03，并在退火炉内渐进升温的同时对退火炉内通入氧气，使退火炉内初始气体流量进行逐步降低，对ito膜层进行富氧处理。
48.具体的，在退火炉内进行渐进升温时对退火炉中通入氧气，以使退火炉中为250sccm的初始气体流量以1.5sccm/min的流量减缓速率逐步降低，对ito膜层进行富氧化处理，并结合步骤s02中的渐进升温方式，实现通过富氧化与低温连续慢升温处理，能够有效减少ito膜的氧空位和晶格缺陷问题，实现了优良的透光效果，以及在表面形成良好的欧姆接触，同时根据上述以3℃/min的升温速率渐进式升温和以1.5sccm/min的流量减缓速率逐步降低所反映出的亮度为201mw，对应电压为2.98v。
49.另外，控制退火炉在到达终点温度后恒温，并满足无气体流量状态下保持25min～30min，通过延长退火时间或在退火时通入氧气退火使得氧扩散进入ito膜中，以使ito膜的氧空位(施主)减少，同时使ito膜层中的晶体in被氧化，in2o3结晶完整，以进一步使得ito膜层的透光性增强。
50.接着，将进行退火后的半成品芯片放置在电子束蒸镀机载片盘上，并在半成品芯片朝电子束蒸镀机上的蒸镀原发射端依次蒸镀cr、al、ti、ni、pt、ni、pt、au层。
51.最后，对完成电子束蒸镀的半成品芯片表面沉积80nm的氧化硅钝化层，制成led芯片。
52.在本发明一些可选实施例当中，还包括通过常规手段采用rta快速退火，并在550℃下快速退火直接得到的ito膜层其对应的亮度测试值：180mw，电压测试值：2.90v，并将上述值记为常规值，如常规值表所示。
53.在本发明一些可选实施例当中，渐进式升温速率还可以是3℃/min、4℃/min、5℃/min及6℃/min，其对应的流量减缓速率还可以是1.5sccm/min、2.5sccm/min、3.5sccm/min及4.5sccm/min逐步降低，并通过上述条件分别得到对应三组不同的ito膜层的亮度测试值和电压测试值，并将上述值记为改进值，如改进值表所示。
54.通过上述一些可选实施例，操作人员可通过对比常规值表与改进值表中的常规值及改进值，直观判断通过本技术采用富氧化与低温连续慢升温处理手段得到的ito膜层与常规手段采用rta快速退火并在550℃下快速退火直接得到的ito膜层之间，ito膜层的亮度性能及电压性能。
55.综上，本发明实施例当中的led芯片制备方法及led芯片，采用富氧化与低温连续慢升温处理手段，对ito膜层进行富氧化处理及渐进升温方式，能够有效减少ito膜的氧空位和晶格缺陷问题，实现了优良的透光效果，以及在表面形成良好的欧姆接触，解决了目前led退火均为快速退火处理，退火温度在550℃左右的高温下进行，导致ito膜中in氧化不全面以及in2o3结晶不完整，从而影响ito膜的透光性的问题。
56.以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

技术特征：
1.一种led芯片制备方法，其特征在于，所述制备方法包括：提供一包含ito膜层的半成品芯片；在退火炉内满足预设条件温度时将所述ito膜层放入并进行渐进式升温直至达到终点温度完成退火处理；并在所述退火炉内渐进升温的同时对所述退火炉内通入氧气，使所述退火炉内初始气体流量进行逐步降低，对所述ito膜层进行富氧处理。2.根据权利要求1所述的led芯片制备方法，其特征在于，所述ito膜层厚度为20nm～110nm。3.根据权利要求1所述的led芯片制备方法，其特征在于，所述退火炉内预设条件温度为200℃～250℃。4.根据权利要求1所述的led芯片制备方法，其特征在于，所述渐进式升温条件为2℃/min～6℃/min。5.根据权利要求1所述的led芯片制备方法，其特征在于，所述退火炉内终点温度为350℃～400℃。6.根据权利要求1所述的led芯片制备方法，其特征在于，所述退火炉内初始气体流量为240sccm～260sccm。7.根据权利要求1所述的led芯片制备方法，其特征在于，所述气体流量以1.5sccm/min～4.5sccm/min进行逐步降低。8.如权利要求1所述的led芯片制备方法，其特征在于，所述提供一包含电流阻挡层的半成品芯片的步骤包括：提供一生长所需衬底；在所述衬底上依次生长n型半导体层、发光层以及p型半导体层形成外延层；对所述外延层通过icp进行蚀刻以将所述外延层上的n型半导体层裸露；利用pecvd在蚀刻后的所述外延层上沉积电流阻挡层，并在所述电流阻挡层表面依次进行黄光处理及匀胶曝光显影，保留n型半导体层上方的电流阻挡层；利用磁控溅射方式在所述电流阻挡层表面沉积ito膜层。9.根据权利要求1所述的led芯片制备方法，其特征在于，所述并在所述退火炉内渐进升温的同时对所述退火炉内通入氧气，使所述退火炉内初始气体流量进行逐步降低，对所述ito膜层进行富氧处理的步骤之后包括：控制所述退火炉在到达所述终点温度后恒温，并满足无气体流量状态下保持25min～30min；将进行退火后的所述半成品芯片放置在电子束蒸镀机载片盘上，并在所述半成品芯片朝所述电子束蒸镀机上的蒸镀原发射端依次蒸镀cr、al、ti、ni、pt、ni、pt、au层；对完成电子束蒸镀的所述半成品芯片表面沉积80nm的氧化硅钝化层，制成led芯片。10.一种led芯片，其特征在于，采用权利要求1～9任一项所述的led芯片制备方法制备得到。

技术总结
本发明提供一LED芯片制备方法及LED芯片，制备方法包括，提供一包含ITO膜层的半成品芯片，在退火炉内满足预设条件温度时将ITO膜层放入并进行渐进式升温直至达到终点温度完成退火处理，并在退火炉内渐进升温的同时对退火炉内通入氧气，使退火炉内初始气体流量进行逐步降低，对ITO膜层进行富氧处理，采用富氧化与低温连续慢升温处理手段，对ITO膜层进行富氧化处理及渐进升温方式，能够有效减少ITO膜的氧空位和晶格缺陷问题，实现了优良的透光效果，以及在表面形成良好的欧姆接触。以及在表面形成良好的欧姆接触。以及在表面形成良好的欧姆接触。


技术研发人员：周志兵 张星星 林潇雄 胡加辉 金从龙
受保护的技术使用者：江西兆驰半导体有限公司
技术研发日：2023.07.25
技术公布日：2023/10/8