一种FPGA比特流加解密系统安全性评估的方法和装置与流程

一种fpga比特流加解密系统安全性评估的方法和装置
技术领域
1.本发明属于fpga安全领域，具体涉及一种fpga比特流加解密系统安全性评估的方法和装置。


背景技术：

2.作为一种半定制电路，fpga由于其所具有的研发周期短、设计灵活、开发成本低等一系列优势，在高性能运算、物联网、航空航天以及人工智能等领域得到了广泛的应用。在fpga中，二进制比特流是决定fpga能够实现哪种功能的关键，因此对比特流的修改可能会造成严重的后果。尽管大量的fpga供应商通过对比特流进行加密来提高比特流的保密性，但仍可能通过一定的方法来解析出明文比特流。基于此，本发明提出了一种fpga比特流加解密系统安全性评估的方法。


技术实现要素：

3.为了解决现有技术中的上述问题，即为了解决现有的fpga芯片存在加密比特流被解析的风险，若无法有效检测，会造成极大的安全性隐患的问题，本发明提出了一种fpga比特流加解密系统安全性评估的方法，用于支持加密比特流且具有完整解密系统的fpga芯片，该方法包括：
4.获取待载入或已载入目标fpga芯片的加密比特流，作为第一比特流；
5.基于明文比特流中各子功能对应的位置，对所述第一比特流进行密文修改，得到第二比特流；所述明文比特流为所述第一比特流对应的明文；所述子功能为明文比特流决定目标fpga芯片实现功能的子功能；
6.对所述第二比特流进行解密，并读取解密后的第二比特流的片段，作为第三比特流；
7.将所述第三比特流与所述明文比特流进行比对，根据比对结果得到所述目标fpga芯片其对应的比特流加解密系统的安全性。
8.在一些优选的实施方式中，基于明文比特流中各子功能对应的位置，对所述第一比特流进行密文修改，得到第二比特流，其方法为：
9.按照16字节为一行，对所述明文比特流进行排列，排列后，将所述明文比特流中各子功能对应的位置作为第一位置；
10.将所述第一位置的上一行与所述第一位置，对应所述第一比特流中的位置，作为第二位置；
11.将所述第二位置的比特流异或设定数值的比特流，得到所述第二比特流，进而影响所述第一位置对应的比特流的子功能的效果；所述设定数值的比特流为根据设定修改的子功能对应的数值与所述第二位置的比特流对应的数值计算得到的比特流。
12.在一些优选的实施方式中，在密文修改所述第一比特流后，形成所述第二比特流前，对待解密的密文段前填充随机二进制字段。
13.在一些优选的实施方式中，读取解密后的第二比特流的片段，作为第三比特流，其方法为：
14.获取所述目标fpga芯片的解密系统解密后的第二比特流的片段；
15.任一选取一片段或按照功能选取片段，将选取的片段对应的比特流，作为第三比特流。
16.在一些优选的实施方式中，将所述第三比特流与所述明文比特流进行比对，根据比对结果得到所述目标fpga芯片其对应的比特流加解密系统的安全性，其方法为：若所述第三比特流与所述明文比特流对应的子功能片段相同，则所述目标fpga芯片的加解密系统安全性较低。
17.在一些优选的实施方式中，获取已载入目标fpga芯片的加密比特流，其方法为：通过连接所述目标fpga芯片内部总线进行获取。
18.本发明的第二方面，提出了一种fpga比特流加解密系统安全性评估的装置，基于上述的一种fpga比特流加解密系统安全性评估的方法，该装置包括：上位机、支持加密比特流且具有完整解密系统的fpga芯片，即目标fpga芯片；
19.所述上位机包括pc、处理器；所述上位机，配置为获取待载入或已载入目标fpga芯片的加密比特流，作为第一比特流；基于明文比特流中各子功能对应的位置，对所述第一比特流进行密文修改，得到第二比特流，并将所述第二比特流载入所述目标fpga芯片；所述明文比特流为所述第一比特流对应的明文；所述子功能为明文比特流决定目标fpga芯片实现功能的子功能；
20.所述目标fpga芯片包括具有可写入设定格式的比特流的内部寄存器；所述目标fpga芯片，配置为对所述第二比特流进行解密，并读取解密后的第二比特流的片段，作为第三比特流；运行第四比特流对应的功能，将所述第三比特流从内部寄存器中读出；其中，所述第四比特流为具有读取功能的比特流，需要将第四比特流载入到所述目标fpga芯片中，才能将第三比特流从所述目标fpga芯片中读出来；
21.读出后，将所述第三比特流与所述明文比特流进行比对，根据比对结果得到所述目标fpga芯片其对应的比特流加解密系统的安全性。
22.在一些优选的实施方式中，所述上位机，还配置为当检测到所述目标fpga芯片出现比特流校验失败时，向所述fpga芯片发送重置指令进行自动重置；
23.即在所述第二比特流载入所述目标fpga芯片中后，所述目标fpga芯片对密文修改前的密文正常解析运行，对密文修改后的密文将会被解析成随机字段，导致后续的比特流校验失败，当所述上位机检测到所述目标fpga芯片出现比特流校验失败时，向所述目标fpga芯片发送重置指令进行自动重置。
24.在一些优选的实施方式中，所述上位机访问所述目标fpga内部总线、比特流存储器或所述内部寄存器，获取所述第一比特流；
25.所述上位机将所述第二比特流下载到所述目标fpga芯片比特流存储器中，或从内部寄存器中读取比特流片段作为所述第三比特流。
26.在一些优选的实施方式中，所述上位机通过jtag接口访问所述目标fpga芯片，或者通过selectmap接口访问所述目标fpga芯片，或者通过微处理器访问所述目标fpga芯片，或者通过远程连接访问所述目标fpga芯片。
27.本发明的有益效果：
28.本发明实现了对fpga芯片中可能被解析的加密比特流的有效检测，即评估，提升了fpga芯片的安全性。
29.本发明通过获取并修改加密比特流，形成第二比特流，将第二比特流下载到目标fpga芯片后，利用目标fpga芯片解析加密的第一比特流的片段，最后从目标fpga芯片中读出比特流片段，整个步骤无需进行任何复杂的操作，使用的装置包括上位机和目标fpga，只需能够连接并访问目标fpga芯片的配置接口，无需借用其他任何复杂的工具即可实现，极大的降低了fpga比特流加解密系统安全性评估的难度和复杂度。
附图说明
30.通过阅读参照以下附图所做的对非限制性实施例所做的详细描述，本技术的其他特征、目的和优点将会变得更明显。
31.图1是本发明一种实施例的一种fpga比特流加解密系统安全性评估的方法的流程示意图；
32.图2为本发明一种实施例的一种fpga比特流加解密系统安全性评估的装置的框架示意图；
33.图3是本发明一种实施例的适于用来实现本技术实施例的电子设备的计算机系统的结构示意图。
具体实施方式
34.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
35.下面结合附图和实施例对本技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。
36.本发明第一实施例的一种fpga比特流加解密系统安全性评估的方法，如图1所示，用于支持加密比特流且具有完整解密系统的fpga芯片，该方法包括：
37.获取待载入或已载入目标fpga芯片的加密比特流，作为第一比特流；
38.基于明文比特流中各子功能对应的位置，对所述第一比特流进行密文修改，得到第二比特流；所述明文比特流为所述第一比特流对应的明文；所述子功能为明文比特流决定目标fpga芯片实现功能的子功能；
39.对所述第二比特流进行解密，并读取解密后的第二比特流的片段，作为第三比特流；
40.将所述第三比特流与所述明文比特流进行比对，根据比对结果得到所述目标fpga芯片其对应的比特流加解密系统的安全性。
41.为了更清晰地对本发明一种fpga比特流加解密系统安全性评估的方法进行说明，下面结合附图，对本发明方法一种实施例中各步骤进行展开详述。
42.获取待载入或已载入目标fpga芯片的加密比特流，作为第一比特流；
43.在本实施例中，在加密比特流载入目标fpga之前获取，或者，在加密比特流载入目标fpga芯片后连接目标fpga芯片内部总线进行获取。其中，加密比特流为明文经加密处理后比特流；
44.基于明文比特流中各子功能对应的位置，对所述第一比特流进行密文修改，得到第二比特流；所述明文比特流为所述第一比特流对应的明文；所述子功能为明文比特流决定目标fpga芯片实现功能的子功能；
45.在本实施例中，基于明文比特流中各子功能对应的位置，定位加密比特流中可以直接影响上述子功能的第二位置，按照加密算法的异或原则修改密文。具体为：
46.按照16字节为一行，对所述明文比特流进行排列，排列后，将所述明文比特流中各子功能对应的位置作为第一位置；
47.将所述第一位置的上一行与所述第一位置，对应所述加密比特流中的位置，作为第二位置；
48.将所述第二位置的比特流异或设定数值的比特流，得到所述第二比特流，进而影响所述第一位置对应的比特流的子功能的效果；所述设定数值的比特流为根据设定修改的子功能对应的数值与所述第二位置的比特流对应的数值计算得到的比特流。
49.另外，在在密文修改所述第一比特流后，形成所述第二比特流前，对待解密的密文段前填充随机二进制字段。
50.对所述第二比特流进行解密，并读取解密后的第二比特流的片段，作为第三比特流；
51.在本实施例中，使用上位机将所述第二比特流下载到目标fpga芯片中进行解密，并读取解密后的第二比特流的片段，作为第三比特流；运行第四比特流对应的功能，将所述第三比特流从内部寄存器中读出；其中，所述第四比特流为具有读取功能的比特流，需要将第四比特流载入到fpga芯片中，才能将第三比特流从fpga芯片中读出来。具体为：
52.根据比特流字段的功能，编写读取比特流片段所需的第四比特流，然后从所述目标fpga芯片的实现功能的寄存器中读取对应的解密后的第二比特流的片段；将读取的解密后的比特流片段，作为第三比特流。
53.将所述第三比特流与所述明文比特流进行比对，根据比对结果得到所述目标fpga芯片其对应的比特流加解密系统的安全性。
54.在本实施例中，若所述第三比特流与所述明文比特流对应的子功能片段相同，则表明目标fpga芯片的加解密系统安全性较低。
55.本发明第二实施例的一种fpga比特流加解密系统安全性评估的装置，基于上述的一种fpga比特流加解密系统安全性评估的方法，如图2所示，该装置包括：上位机、支持加密比特流且具有完整解密系统的fpga芯片，即目标fpga芯片；
56.所述上位机包括pc、处理器；所述上位置，配置为获取待载入或已载入目标fpga芯片的加密比特流，作为第一比特流；基于明文比特流中各子功能对应的位置，对所述第一比特流进行密文修改，得到第二比特流，并将所述第二比特流载入所述目标fpga芯片；所述明文比特流为所述第一比特流对应的明文；所述子功能为明文比特流决定目标fpga芯片实现功能的子功能；
57.所述上位机，还配置为当检测到所述目标fpga芯片出现比特流校验失败时，向所述fpga芯片发送重置指令进行自动重置；
58.即在所述第二比特流载入所述目标fpga芯片中后，所述目标fpga芯片对密文修改前的密文正常解析运行，对密文修改后的密文将会被解析成随机字段，导致后续的比特流校验失败，当所述上位机检测到所述目标fpga芯片出现比特流校验失败时，向所述目标fpga芯片发送重置指令进行自动重置；
59.在本实施例中，上位机访问所述目标fpga内部总线、比特流存储器或所述内部寄存器，获取所述第一比特流；
60.其中，上位机通过jtag接口访问所述目标fpga芯片，或者通过selectmap接口访问所述目标fpga芯片，或者通过微处理器访问所述目标fpga芯片，或者通过远程连接访问所述目标fpga芯片。
61.所述目标fpga芯片包括具有可写入设定格式的比特流的内部寄存器；所述目标fpga芯片，配置为对所述第二比特流进行解密，并读取解密后的第二比特流的片段，作为第三比特流；运行第四比特流对应的功能，将所述第三比特流从内部寄存器中读出；所述第四比特流为具有读取功能的比特流，需要将第四比特流载入到所述目标fpga芯片中，才能将第三比特流从所述目标fpga芯片中读出来；
62.读出后，将所述第三比特流与所述明文比特流进行比对，根据比对结果得到所述目标fpga芯片其对应的比特流加解密系统的安全性。
63.在本实施例中，所述上位机将所述第二比特流或所述第三比特流下载到所述目标fpga芯片比特流存储器中，或从内部寄存器中读取比特流片段。
64.所述技术领域的技术人员可以清楚的了解到，为描述的方便和简洁，上述描述的装置的具体的工作过程及有关说明，可以参考前述方法实施例中的对应过程，在此不再赘述。
65.需要说明的是，上述实施例提供的一种fpga比特流加解密系统安全性评估的装置，仅以上述各功能模块的划分进行举例说明，在实际应用中，可以根据需要而将上述功能分配由不同的功能模块来完成，即将本发明实施例中的模块或者步骤再分解或者组合，例如，上述实施例的模块可以合并为一个模块，也可以进一步拆分成多个子模块，以完成以上描述的全部或者部分功能。对于本发明实施例中涉及的模块、步骤的名称，仅仅是为了区分各个模块或者步骤，不视为对本发明的不当限定。
66.本发明第三实施例的一种电子设备，至少一个处理器；以及与至少一个所述处理器通信连接的存储器；其中，所述存储器存储有可被所述处理器执行的指令，所述指令用于被所述处理器执行以实现上述的一种fpga比特流加解密系统安全性评估的方法。
67.本发明第四实施例的一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于被所述计算机执行以实现上述的一种fpga比特流加解密系统安全性评估的方法。
68.所述技术领域的技术人员可以清楚的了解到，为描述的方便和简洁，上述描述的电子设备、计算机可读存储介质的具体工作过程及有关说明，可以参考前述方法实例中的对应过程，在此不再赘述。
69.下面参考图3，其示出了适于用来实现本技术方法、装置、电子设备和计算机可读
存储介质实施例的服务器的计算机系统的结构示意图。图3示出的服务器仅仅是一个示例，不应对本技术实施例的功能和使用范围带来任何限制。
70.如图3所示，计算机系统包括中央处理单元(cpu，central processing unit)301，其可以根据存储在只读存储器(rom，read only memory)302中的程序或者从存储部分308加载到随机访问存储器(ram，random access memory)303中的程序而执行各种适当的动作和处理。在ram303中，还存储有系统操作所需的各种程序和数据。cpu301、rom 302以及ram303通过总线304彼此相连。输入/输出(i/o，input/output)接口305也连接至总线304。
71.以下部件连接至i/o接口305：包括键盘、鼠标等的输入部分306；包括诸如阴极射线管(crt，cathode ray tube)、液晶显示器(lcd，liquid crystal display)等以及扬声器等的输出部分307；包括硬盘等的存储部分308；以及包括诸如lan(局域网，local area network)卡、调制解调器等的网络接口卡的通讯部分309。通讯部分309经由诸如因特网的网络执行通信处理。驱动器310也根据需要连接至i/o接口305。可拆卸介质311，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器310上，以便于从其上读出的计算机程序根据需要被安装入存储部分308。
72.需要说明的是，本技术上述的计算机可读介质(即可拆卸介质311)可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(ram)、只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、光纤、便携式紧凑磁盘只读存储器(cd-rom)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本技术中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本技术中，计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、电线、光缆、rf等等，或者上述的任意合适的组合。
73.可以以一种或多种程序设计语言或其组合来编写用于执行本技术的操作的计算机程序代码，上述程序设计语言包括面向对象的程序设计语言—诸如java、smalltalk、c++，还包括常规的过程式程序设计语言—诸如“c”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(lan)或广域网(wan)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
74.附图中的框图，图示了按照本技术各种实施例的系统或计算机程序产品的可能实现的体系架构、功能和操作。也应当注意，在有些作为替换的实现中，方框中所标注的功能
也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图中的每个方框、以及框图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
75.术语“第一”、“第二”等是用于区别类似的对象，而不是用于描述或表示特定的顺序或先后次序。
76.术语“包括”或者任何其它类似用语旨在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备/装置不仅包括那些要素，而且还包括没有明确列出的其它要素，或者还包括这些过程、方法、物品或者设备/装置所固有的要素。
77.至此，已经结合附图所示的优选实施方式描述了本发明的技术方案，但是，本领域技术人员容易理解的是，本发明的保护范围显然不局限于这些具体实施方式。在不偏离本发明的原理的前提下，本领域技术人员可以对相关技术特征作出等同的更改或替换，这些更改或替换之后的技术方案都将落入本发明的保护范围之内。

技术特征：
1.一种fpga比特流加解密系统安全性评估的方法，用于支持加密比特流且具有完整解密系统的fpga芯片，其特征在于，该方法包括：获取待载入或已载入目标fpga芯片的加密比特流，作为第一比特流；基于明文比特流中各子功能对应的位置，对所述第一比特流进行密文修改，得到第二比特流；所述明文比特流为所述第一比特流对应的明文；所述子功能为明文比特流决定目标fpga芯片实现功能的子功能；对所述第二比特流进行解密，并读取解密后的第二比特流的片段，作为第三比特流；将所述第三比特流与所述明文比特流进行比对，根据比对结果得到所述目标fpga芯片其对应的比特流加解密系统的安全性。2.根据权利要求1所述的一种fpga比特流加解密系统安全性评估的方法，其特征在于，基于明文比特流中各子功能对应的位置，对所述第一比特流进行密文修改，得到第二比特流，其方法为：按照16字节为一行，对所述明文比特流进行排列，排列后，将所述明文比特流中各子功能对应的位置作为第一位置；将所述第一位置的上一行与所述第一位置，对应所述加密比特流中的位置，作为第二位置；将所述第二位置的比特流异或设定数值的比特流，得到所述第二比特流，进而影响所述第一位置对应的比特流的子功能的效果；所述设定数值的比特流为根据设定修改的子功能对应的数值与所述第二位置的比特流对应的数值计算得到的比特流。3.根据权利要求2所述的一种fpga比特流加解密系统安全性评估的方法，其特征在于，在密文修改所述第一比特流后，形成所述第二比特流前，对待解密的密文段前填充随机二进制字段。4.根据权利要求3所述的一种fpga比特流加解密系统安全性评估的方法，其特征在于，读取解密后的第二比特流的片段，作为第三比特流，其方法为：获取所述目标fpga芯片的解密系统解密后的第二比特流的片段；任一选取一片段或按照功能选取片段，将选取的片段对应的比特流，作为第三比特流。5.根据权利要求4所述的一种fpga比特流加解密系统安全性评估的方法，其特征在于，将所述第三比特流与所述明文比特流进行比对，根据比对结果得到所述目标fpga芯片其对应的比特流加解密系统的安全性，其方法为：若所述第三比特流与所述明文比特流的子功能片段相同，则所述目标fpga芯片的加解密系统安全性较低。6.根据权利要求5所述的一种fpga比特流加解密系统安全性评估的方法，其特征在于，获取已载入目标fpga芯片的加密比特流，其方法为：通过连接所述目标fpga芯片内部总线进行获取。7.一种fpga比特流加解密系统安全性评估的装置，基于权利要求1-6任一项所述的一种fpga比特流加解密系统安全性评估的方法，其特征在于，该装置包括：上位机、支持加密比特流且具有完整解密系统的fpga芯片，即目标fpga芯片；所述上位机包括pc、处理器；所述上位置，配置为获取待载入或已载入目标fpga芯片的加密比特流，作为第一比特流；基于明文比特流中各子功能对应的位置，对所述第一比特流进行密文修改，得到第二比特流，并将所述第二比特流载入所述目标fpga芯片；所述明文比
特流为所述第一比特流对应的明文；所述子功能为明文比特流决定目标fpga芯片实现功能的子功能；所述目标fpga芯片包括具有可写入设定格式的比特流的内部寄存器；所述目标fpga芯片，配置为对所述第二比特流进行解密，并读取解密后的第二比特流的片段，作为第三比特流；运行第四比特流对应的功能，将所述第三比特流从内部寄存器中读出；所述第四比特流为具有读取功能的比特流，需要将第四比特流载入到所述目标fpga芯片中，才能将第三比特流从所述目标fpga芯片中读出来；读出后，将所述第三比特流与所述明文比特流进行比对，根据比对结果得到所述目标fpga芯片其对应的比特流加解密系统的安全性。8.根据权利要求7所述的一种fpga比特流加解密系统安全性评估的装置，其特征在于，所述上位机，还配置为当检测到所述目标fpga芯片出现比特流校验失败时，向所述fpga芯片发送重置指令进行自动重置；即在所述第二比特流载入所述目标fpga芯片中后，所述目标fpga芯片对密文修改前的密文正常解析运行，对密文修改后的密文将会被解析成随机字段，导致后续的比特流校验失败，当所述上位机检测到所述目标fpga芯片出现比特流校验失败时，向所述目标fpga芯片发送重置指令进行自动重置。9.根据权利要求7所述的一种fpga比特流加解密系统安全性评估的装置，其特征在于，所述上位机访问所述目标fpga内部总线、比特流存储器或所述内部寄存器，获取所述第一比特流；所述上位机将所述第二比特流下载到所述目标fpga芯片比特流存储器中，或从内部寄存器中读取比特流片段作为所述第三比特流。10.根据权利要求9所述的一种fpga比特流加解密系统安全性评估的装置，其特征在于，所述上位机通过jtag接口访问所述目标fpga芯片，或者通过selectmap接口访问所述目标fpga芯片，或者通过微处理器访问所述目标fpga芯片，或者通过远程连接访问所述目标fpga芯片。

技术总结
本发明属于FPGA安全领域，具体涉及一种FPGA比特流加解密系统安全性评估的方法和装置，旨在解决现有的FPGA芯片存在加密比特流被解析的风险，若无法有效检测，会造成极大的安全性隐患的问题。本发明方法包括：获取加密比特流，作为第一比特流；基于明文比特流中各子功能对应的位置，对第一比特流进行密文修改，得到第二比特流；对第二比特流进行解密，并读取解密后的第二比特流的片段，作为第三比特流；将第三比特流与明文比特流进行比对，根据比对结果得到目标FPGA芯片其对应的比特流加解密系统的安全性。本发明实现了对FPGA芯片中可能被解析的加密比特流的有效检测，即评估，提升了FPGA芯片的安全性。提升了FPGA芯片的安全性。提升了FPGA芯片的安全性。


技术研发人员：张彦龙 李煜 陈雷 王硕 周婧 庞永江 田春生 周冲 张瑶伟 马筱婧
受保护的技术使用者：北京时代民芯科技有限公司
技术研发日：2023.04.28
技术公布日：2023/10/15