相位插值器及相位插值方法

1.本文涉及集成电路设计领域技术，尤指一种相位插值器及相位插值方法。


背景技术：

2.随着集成电路行业的飞速发展，人们对于数据传输的速度要求不断提高。时钟数据恢复电路作为高速串行接口芯片的关键模块，通过对数据边沿进行检测调节从而恢复出对数据进行最佳采样的时钟信号，最终以低误码率对数据进行重定时并输出。相位插值器作为时钟数据恢复模块中的关键模块，主要作用是调节输入参考时钟的相位，从而实现对数据的对准。主要的性能指标为线性度、功耗以及工作频率范围等。
3.相位插值器的具体的原理可以表示为，ph
out
＝a1*sin(ω
in
t)+a2*cos(ω
in
t)＝a*sin(ω
in
t+φ)，其中tanφ＝a2/a1，ω
in
为输入的参考时钟频率，通过调整权重系数a1，a2，获得插值相位φ。理想条件下为了实现准确且线性的插值相位，系数a1，a2应该满足但在实际的电路设计中，很难实现，通常是用近似的方式对理想系数进行拟合。
4.常见的系数拟合方式为采用一阶系数近似的方法，通过函数|a1|+|a2|＝1作为函数的近似。而这样的近似往往会恶化线性度。虽然通过提高相位插值器的位数可以改善差分非线性(dnl，differential linearity)，但是积分非线性(inl，integral linearity)并不会得到显著的提升。
5.为了进一步提高线性度，常见的做法是采用更加精细的非线性系数减小权重误差。但是在实际电路中，精细系数的实现一般通过电流或者电压的大小进行调节，在增加电路实现的难度同时，也需要更加复杂的编码电路。


技术实现要素：

6.本技术提供了一种相位插值器及相位差值方法，本技术中的相位插值器是基于高阶电流系数近似拟合三角函数的相位插值器，由于拟合了三角函数系数，拟合误差较小，因此降低了系数的误差，提高了线性度。
7.本技术提供了一种相位插值器，包括：系数编码电路、电流镜像阵列电路、相位合成电路；
8.所述系数编码电路，设置为根据预设的编码规则将预设的二进制控制码编码为m行n列的控制字；其中，所述预设的二进制控制码根据需要的相位确定；m＝4；n＝3；每一行控制字包括正弦函数或余弦函数的一阶系数、二阶系数和三阶系数；
9.所述电流镜像阵列电路包括m个电流镜像阵列子电路；
10.每个电流镜像阵列子电路，设置为根据第一权重、第二权重、第三权重、第四权重、对应的一行控制字生成与该行控制字的近似系数对应的电流；其中，第一权重为预设偏置电流的权重，第二权重、第三权重、第四权重分别为与该行控制字中一阶系数、二阶系数、三
阶系数对应的权重；
11.所述相位合成电路，设置为根据预设的参考正交相位信号的差分信号、各行控制字的近似系数对应的电流产生所需要的相位的信号。
12.在一种示例性的实施例中，每个电流镜像阵列子电路包括第一电流偏置模块、控制与使能模块、电流镜像阵列模块；控制与使能模块包括n个控制与使能子模块；
13.所述第一电流偏置模块，设置为按照所述第二权重、第三权重、第四权重给所述电流镜像阵列模块提供偏置电流；
14.每个控制与使能子模块，设置为根据对应的偏置电流控制对应阶系数的电流镜像阵列模块工作或不工作；
15.所述电流镜像阵列模块，设置为根据每行控制字包含的各阶系数产生与该行控制字的近似系数对应的电流，所述与该行控制字的近似系数对应的电流的电流值为所述该行控制字包含的各阶系数与各阶系数对应的权重的乘积之和除以所述第一权重。
16.在一种示例性的实施例中，所述第一电流偏置模块包括第一电流源、第一nmos管、第二nmos管；
17.所述第一电源源分别与所述第一nmos管的漏极、所述第二nmos管的栅极连接；所述第一nmos管的栅极接地；所述第一nmos管的源极与所述第二nmos管的漏极连接；所述第二nmos管的源极与vss连接；
18.所述控制与使能子模块包括第三nmos管和第四nmos管；所述第三nmos管的源极与所述第四nmos管的漏极连接；所述第四nmos管的源极与vss连接；所述第三nmos管的栅极与使能信号连接；所述第四nmos管的栅极与所述第二nmos管的栅极连接；
19.所述电流镜像阵列模块包括一阶系数的电流镜像模块、二阶系数的电流镜像模块、三阶系数的电流镜像模块；
20.所述一阶系数的电流镜像模块包括第一pmos管、第二pmos管、第二数量的控制电路单元；所述第一pmos管的源极与vdd连接；所述第一pmos管的栅极分别与所述第二pmos管、所述第二数量的控制电路单元连接；所述第一pmos管的漏极与所述第二pmos管的源极连接；所述第二pmos管的栅极接地；所述第二pmos管的漏极与对应的控制与使能子模块的所述第三nmos管的漏极连接；
21.所述二阶系数的电流镜像模块包括第三pmos管、第四pmos管、第三数量的控制电路单元；所述第三pmos管的源极与vdd连接；所述第三pmos管的栅极分别与所述第四pmos管、所述第三数量的控制电路单元连接；所述第三pmos管的漏极与所述第四pmos管的源极连接；所述第四pmos管的栅极接地；所述第四pmos管的漏极与对应的控制与使能子模块的所述第三nmos管的漏极连接；
22.所述三阶系数的电流镜像模块包括第五pmos管、第六pmos管、第四数量的控制电路单元；所述第五pmos管的源极与vdd连接；所述第五pmos管的栅极分别与所述第六pmos管、所述第四数量的控制电路单元连接；所述第五pmos管的漏极与所述第六pmos管的源极连接；所述第六pmos管的栅极接地；所述第六pmos管的漏极与对应的控制与使能子模块的所述第三nmos管的漏极连接；
23.所述第二数量的控制电路单元的输出端、所述第三数量的控制电路单元的输出端、所述第四数量的控制电路单元的输出端连接，作为电流镜像阵列子电路的输出端；
24.其中，各阶系数的电流镜像模块的控制电路单元用于存储各行控制字的对应阶系数。
25.在一种示例性的实施例中，第二数量为63，第三数量为31，第四数量为15。
26.在一种示例性的实施例中，所述预设的参考正交相位信号包括参考正交时钟信号，分别为第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号；第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号依次两两之间相位相差90度；
27.所需要的相位的信号按照如下方式确定：
28.所需要的相位的信号＝(第一行控制字的近似系数-第二行控制字的近似系数)
×
(第一时钟信号-第三时钟信号)+(第三行控制字的近似系数-第四行控制字的近似系数)
×
(第二时钟信号-第四时钟信号)。
29.在一种示例性的实施例中，所述相位合成电路包括m个基本差分对模块和第二电流偏置模块；基本差分模块和第二电流偏置模块一一对应；
30.每两个相邻的基本差分对模块的输入极性相反，以实现同一相位的减法运算；
31.每个第二电流偏置模块，设置为给对应基本差分模块提供偏置电流；偏置电流的大小由与该第二电流偏置模块对应行控制字的近似系数对应的电流确定。
32.在一种示例性的实施例中，每个第二电流偏置模块包括第二电流源、第五nmos管和第六nmos管；
33.所述第二电流源与所述第六nmos管的漏极连接；所述第六nmos管的漏极与所述第六nmos管的栅极连接；所述第六nmos管的源极与vss连接；所述第五nmos管的栅极与所述第六nmos管的栅极连接；所述第五nmos管的源极与与vss连接；所述第五nmos管的漏极作为该第二电流偏置模块的输出端。
34.在一种示例性的实施例中，每个基本差分对模块包括第七nmos管和第八nmos管；所述第七nmos管的源极与所述第八nmos管的源极连接；所述第七nmos管的源极与对应第二电流偏置模块的输出端连接；
35.每两个相邻的基本差分对模块中的一个基本差分对模块的第七nmos管的栅极与另一个基本差分对模块的第八nmos管的栅极连接作为外部时钟信号的输入端；每两个相邻的基本差分对模块中的一个基本差分对模块的第七nmos管的漏极与另一个基本差分对模块的第七nmos管的漏极连接后通过第一电阻与vdd连接；每两个相邻的基本差分对模块中的一个基本差分对模块的第八nmos管的漏极与另一个基本差分对模块的第八nmos管的漏极连接后作为所述相位合成电路的输出端。
36.本技术提供了一种相位插值方法，包括：
37.根据预设的编码规则将预设的二进制控制码编码为m行n列的控制字；其中，所述预设的二进制控制码根据需要的相位确定；m＝4；n＝3；每一行控制字包括正弦函数或余弦函数的一阶系数、二阶系数和三阶系数；
38.根据第一权重、第二权重、第三权重、第四权重、对应的一行控制字生成与该行控制字的近似系数；其中，第一权重为预设偏置电流的权重，第二权重、第三权重、第四权重分别为与该行控制字中一阶系数、二阶系数、三阶系数对应的权重；
39.根据预设的参考正交相位的差分、各行控制字的近似系数产生所需要的相位。
40.与相关技术相比，本技术通过对三角函数的近似，具有以下优点：线性度高，结构
简单，模式可配。
41.本技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本技术而了解。本技术的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
附图说明
42.附图用来提供对本技术技术方案的理解，并且构成说明书的一部分，与本技术的实施例一起用于解释本技术的技术方案，并不构成对本技术技术方案的限制。
43.图1为本技术实施例的不同近似条件下相位插值系数星座图；
44.图2为本技术实施例的不同近似条件下相位插值系数与理想三角函数的误差示意图；
45.图3为本技术实施例的7位相位插值系数近似数学实现示意图；
46.图4为本技术实施例的一种相位插值器的示意图；
47.图5为本技术实施例的7位相位插值器的电路框图；
48.图6a为本技术实施例的7位相位插值器中ia的实现示意图；
49.图6b为本技术实施例的7位相位插值器中ia的实现示意图；
50.图6c为本技术实施例的7位相位插值器中ia的实现示意图；
51.图6d为本技术实施例的7位相位插值器中ia的实现示意图；
52.图7为本技术实施例的相位合成电路实现示意图。
具体实施方式
53.相位插值器的具体的原理可以表示为，ph
out
＝a1*phi+a2*phq，phi，phq为输入正交相位，通过调整权重系数a1，a2，获得插值相位ph
out
。理想条件系数a1，a2满足从理想的三角函数系数关系中可以发现，权重系数满足因此可以表示为a1＝sinθ，a2＝cosθ，它们是三角函数，在坐标轴上满足圆形函数地几何关系。而实际的电路设计中很难实现三角函数这样的系数，通常是用近似的方式对理想三角函数sinθ、cosθ系进行拟合。常见的系数拟合方式为采用一阶系数近似的方法，通过函数|a1|+|a2|＝1作为函数的近似，也就是一阶的线性函数对三角函数进行近似。但是这样的近似自然存在很大的误差。
54.图1说明了不同近似条件下相位插值系数的星座图。其中一阶系数是简单的|a1|+|a2|＝1，其组成的几何形状为正方形，二阶系数组成的几何形状为正八边形，三阶系数组成的几何形状为正十六边形。
55.图2说明了不同近似条件下相位插值函数与理想三角函数之间的误差星座图。近似系数的阶数越高，误差越小，系数误差组成的几何形状越接近原点。这就意味着系数更接近三角函数。通过计算可以发现，一阶系数近似的最大幅度误差为而一阶系数与二阶系数组合的最大幅度误差为0.089，相比于只采用1阶系数近似拟合将误差减小到30％；一阶系数、二阶系数、三阶系数组合的最大幅度误差为0.019，相比于只采用1阶系
数近似，将误差减小到6.5％。因此采用本技术中的高阶系数拟合的方案可以在理论上减小系数拟合引入的误差，通过采用1阶系数、2阶系数、3阶系数组合的方式减小系数拟合误差。
56.图3表示了7位相位插值器的各阶系数的数学实现方式。sin.1
st
、cos.1
st
为对理想三角函数sin、cos的一阶近似系数。同理，sin.2
nd
、cos.2
nd
为二阶近似系数，补偿一阶近似系数与理想三角函数之间的误差；sin.3
rd
、cos.3
rd
为三阶近似系数，补偿一阶近似系数与二阶近似系数之和与理想三角函数之间的误差。由于采用7位的精度，相位插值第一象限为0～31，第二象限为32～63，第三象限为64～95，第四象限为96～127。在实际电路设计中，可以分为两部分，第一部分为二进制控制字实现，第二部分为电流镜像之后求和，各阶系数的大小关系可以通过电流镜像的比例进行控制。
57.下面说明各阶系数与输入二进制控制字之间的关系。
58.设输入二进制控制字为bin，一阶系数的变化以整个控制字变化范围的1/4为分界点，具体如表1所示，其中，kx1＝ka1-kb1；ky1＝kc1-kd1。根据相位插值的一阶近似和各个象限中系数的变化趋势，可以得到表1中kx1:cos和ky1:sin系数。在每个象限中，这是与bin线性对应的。
59.表1一阶系数与输入二进制控制字之间的关系
60.输入binka1kb1kx1:coskc1kd1ky1:sin0～3163～320～3163～132～6331～01～6332～6331～032～63-1～-6363～320～3163～164～950～3163～32-63～-131～032～63-1～-6396～12732～6331～01～630～3163～32-63～-1
61.二阶系数的变化以整个控制字变化范围的1/8为分界点，具体如表2所示，其中，kx2＝ka2-kb2；ky2＝kc2-kd2。二阶系数是通过理想系数与一阶系数做差，得到第一误差信号，通过线性近似的方法，补偿该第一误差信号得到的。
62.表2二阶系数与输入二进制控制字之间的关系
[0063][0064]
三阶系数的变化以整个控制字变化范围的1/16为分界点，具体如表3所示，其中，kx3＝ka3-kb3；ky3＝kc3-kd3。三阶系数和二阶系数类似，通过理想系数与一阶系数+二阶系数做差得到第二误差信号，通过线性近似的方法，补偿该第二误差信号得到的。
[0065]
表3三阶系数与输入二进制控制字之间的关系
[0066][0067]
举例：bin为16时，代表插值相位为45
°
。
[0068]
根据上述表格可知：
[0069]
ka1＝47，kb1＝16，kc1＝48，kd1＝15；
[0070]
ka2＝31，kb2＝0，kc2＝31，kd2＝0；
[0071]
ka3＝8，kb3＝7，kc3＝8，kd3＝7；
[0072]
假设此时输入时钟频率为ω，理想的插值数学表达式为：pi
out
＝sin(ωt+φ)＝sinωt
×
cosφ+cosωt
×
sinφ
[0073]
本专利种致力于实现上述三角函数系数sinφ、cosφ根据本专利的原理：上式可以表示为：
[0074]
pi
out
＝(clk
0-clk
180
)
×
(ka-kb)+(clk
90-clk270)
×
(kc-kd)
[0075]
＝(clk
0-clk180)
×
[(ka1-kb1)+(ka2-kb2)+(ka3-kb3)]+(clk
90-clk
270
)
×
[(kc1-kd1)+(kc2-kd2)+(kc3-kd3)]
[0076]
＝(clk
0-clk
180
)
×
(31*1+31*0.2+1*0.1)+(clk
90-clk
270
)
×
(33*1+31*0.2+1*0.1)
[0077]
＝(clk
0-clk
180
)
×
37.3+(clk
90-clk
270
)
×
39.3≈54.18(sinωt+46.49
°
)
[0078]
其中，clk
0-clk
180
＝sinωt，clk
90-clk
270
＝cosωt。
[0079]
推导中，用到了各阶系数权重比例为10：2：1，体现在
×
1，
×
0.2，
×
0.1。
[0080]
图4为本技术实施例的一种相位插值器的示意图；该相位插值器包括：包括：系数编码电路、电流镜像阵列电路、相位合成电路；
[0081]
所述系数编码电路，设置为根据预设的编码规则将预设的二进制控制码编码为m行n列的控制字；其中，所述预设的二进制控制码根据需要的相位确定；m＝4；n＝3；每一行控制字包括正弦函数或余弦函数的一阶系数、二阶系数和三阶系数；
[0082]
所述电流镜像阵列电路包括m个电流镜像阵列子电路；
[0083]
每个电流镜像阵列子电路，设置为根据第一权重、第二权重、第三权重、第四权重、对应的一行控制字生成与该行控制字的近似系数对应的电流；其中，第一权重为预设偏置电流的权重，第二权重、第三权重、第四权重分别为与该行控制字中一阶系数、二阶系数、三阶系数对应的权重；
[0084]
所述相位合成电路，设置为根据预设的参考正交相位信号的差分信号、各行控制字的近似系数对应的电流产生所需要的相位的信号。
[0085]
其中，所述预设的二进制控制码根据需要的相位确定的方法例如如下方法。若果所需的相位为45度，对应360度的1/8，如果用7位二进制数表示即对应128的1/8，即16，此时bin就是16。
[0086]
上述该行控制字的近似系数对应的电流可以为图5中的ia、ib、ic、id中之一。
[0087]
上述预设的参考正交相位信号可以为图5中的clk0、clk90、clk270、clk180。
[0088]
在一种示例性的实施例中，每个电流镜像阵列子电路包括第一电流偏置模块、控制与使能模块、电流镜像阵列模块；控制与使能模块包括n个控制与使能子模块；
[0089]
所述第一电流偏置模块，设置为按照所述第二权重、第三权重、第四权重给所述电流镜像阵列模块提供偏置电流；
[0090]
每个控制与使能子模块，设置为根据对应的偏置电流控制对应阶系数的电流镜像阵列模块工作或不工作；
[0091]
所述电流镜像阵列模块，设置为根据每行控制字包含的各阶系数产生与该行控制字的近似系数对应的电流，所述与该行控制字的近似系数对应的电流的电流值为所述该行控制字包含的各阶系数与各阶系数对应的权重的乘积之和除以所述第一权重。
[0092]
在一种示例性的实施例中，所述第一电流偏置模块包括第一电流源、第一nmos管、第二nmos管；
[0093]
所述第一电源源分别与所述第一nmos管的漏极、所述第二nmos管的栅极连接；所述第一nmos管的栅极接地；所述第一nmos管的源极与所述第二nmos管的漏极连接；所述第二nmos管的源极与vss连接；
[0094]
所述控制与使能子模块包括第三nmos管和第四nmos管；所述第三nmos管的源极与所述第四nmos管的漏极连接；所述第四nmos管的源极与vss连接；所述第三nmos管的栅极与使能信号连接；所述第四nmos管的栅极与所述第二nmos管的栅极连接；
[0095]
所述电流镜像阵列模块包括一阶系数的电流镜像模块、二阶系数的电流镜像模块、三阶系数的电流镜像模块；
[0096]
所述一阶系数的电流镜像模块包括第一pmos管、第二pmos管、第二数量的控制电路单元；所述第一pmos管的源极与vdd连接；所述第一pmos管的栅极分别与所述第二pmos管、所述第二数量的控制电路单元连接；所述第一pmos管的漏极与所述第二pmos管的源极连接；所述第二pmos管的栅极接地；所述第二pmos管的漏极与对应的控制与使能子模块的所述第三nmos管的漏极连接；
[0097]
所述二阶系数的电流镜像模块包括第三pmos管、第四pmos管、第三数量的控制电路单元；所述第三pmos管的源极与vdd连接；所述第三pmos管的栅极分别与所述第四pmos管、所述第三数量的控制电路单元连接；所述第三pmos管的漏极与所述第四pmos管的源极连接；所述第四pmos管的栅极接地；所述第四pmos管的漏极与对应的控制与使能子模块的所述第三nmos管的漏极连接；
[0098]
所述三阶系数的电流镜像模块包括第五pmos管、第六pmos管、第四数量的控制电路单元；所述第五pmos管的源极与vdd连接；所述第五pmos管的栅极分别与所述第六pmos管、所述第四数量的控制电路单元连接；所述第五pmos管的漏极与所述第六pmos管的源极连接；所述第六pmos管的栅极接地；所述第六pmos管的漏极与对应的控制与使能子模块的所述第三nmos管的漏极连接；
[0099]
所述第二数量的控制电路单元的输出端、所述第三数量的控制电路单元的输出端、所述第四数量的控制电路单元的输出端连接，作为电流镜像阵列子电路的输出端；
[0100]
其中，各阶系数的电流镜像模块的控制电路单元用于存储各行控制字的对应阶系数。
[0101]
在一种示例性的实施例中，第二数量为63，第三数量为31，第四数量为15。
[0102]
在一种示例性的实施例中，所述预设的参考正交相位信号包括参考正交时钟信号，分别为第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号；第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号依次两两之间相位相差90度；
[0103]
所需要的相位的信号按照如下方式确定：
[0104]
所需要的相位的信号＝(第一行控制字的近似系数对应的电流的电流值-第二行控制字的近似系数对应的电流的电流值)
×
(第一时钟信号-第三时钟信号)+(第三行控制字的近似系数对应的电流的电流值-第四行控制字的近似系数对应的电流的电流值)
×
(第二时钟信号-第四时钟信号)。
[0105]
在一种示例性的实施例中，所述相位合成电路包括m个基本差分对模块和第二电流偏置模块；基本差分模块和第二电流偏置模块一一对应；
[0106]
每两个相邻的基本差分对模块的输入极性相反，以实现同一相位的减法运算；
[0107]
每个第二电流偏置模块，设置为给对应基本差分模块提供偏置电流；偏置电流的大小由与该第二电流偏置模块对应行控制字的近似系数对应的电流确定。
[0108]
在一种示例性的实施例中，每个第二电流偏置模块包括第二电流源、第五nmos管和第六nmos管；
[0109]
所述第二电流源与所述第六nmos管的漏极连接；所述第六nmos管的漏极与所述第六nmos管的栅极连接；所述第六nmos管的源极与vss连接；所述第五nmos管的栅极与所述第六nmos管的栅极连接；所述第五nmos管的源极与与vss连接；所述第五nmos管的漏极作为该第二电流偏置模块的输出端。
[0110]
在一种示例性的实施例中，每个基本差分对模块包括第七nmos管和第八nmos管；所述第七nmos管的源极与所述第八nmos管的源极连接；所述第七nmos管的源极与对应第二电流偏置模块的输出端连接；
[0111]
每两个相邻的基本差分对模块中的一个基本差分对模块的第七nmos管的栅极与另一个基本差分对模块的第八nmos管的栅极连接作为外部时钟信号的输入端；每两个相邻
的基本差分对模块中的一个基本差分对模块的第七nmos管的漏极与另一个基本差分对模块的第七nmos管的漏极连接后通过第一电阻与vdd连接；每两个相邻的基本差分对模块中的一个基本差分对模块的第八nmos管的漏极与另一个基本差分对模块的第八nmos管的漏极连接后作为所述相位合成电路的输出端。
[0112]
本技术还提供了一种相位插值方法，包括：
[0113]
根据预设的编码规则将预设的二进制控制码编码为m行n列的控制字；其中，所述预设的二进制控制码根据需要的相位确定；m＝4；n＝3；每一行控制字包括正弦函数或余弦函数的一阶系数、二阶系数和三阶系数；
[0114]
根据第一权重、第二权重、第三权重、第四权重、对应的一行控制字生成与该行控制字的近似系数；其中，第一权重为预设偏置电流的权重，第二权重、第三权重、第四权重分别为与该行控制字中一阶系数、二阶系数、三阶系数对应的权重；
[0115]
根据预设的参考正交相位的差分、各行控制字的近似系数产生所需要的相位。
[0116]
图5说明了7位高精度相位插值器的整体电路实现方式。整个电路由系数编码电路、电流镜阵列、双极性相位合成电路组成。
[0117]
图6a-6d为电流阵列的电路实现方式。每个电路由3部分组成，第一部分为输入电流偏置部分，为电流阵列提供偏置。第二部分为各阶系数的控制以及使能电路，分别控制各阶系数的开关，使得电路可配置不同阶数的近似系数。第三部分为各阶系数的电流镜像阵列，根据各阶系数的控制字得到线性的可控输出电流。如图6a～6d，图中各阶电流系数的镜像比例为10：2：1。en1、en2和en3分别代表各阶系数的使能信号。
[0118]
图7示出了本技术中的相位合成电路。该电路由4个基本的差分对及其电流偏置电路组成。其中每两个差分对输入极性相反，实现同一相位的减法运算，这样可以实现图3中正负极性的操作。clki、clkq为输入参考正交相位，ia、ib、ic、id为每个相位合成的差分对提供偏置电流，决定了相位合成中正交相位的系数。结合图5，说明相位合成的数学关系表达式为：pi
out
＝(ia-ib)
×
clki+(ic-id)
×
clkq。其中(ia-ib)对应图3中sin.1
st
+sin.2
nd
+sin.3
rd
即为sin函数的近似系数，(ic-id)对应图3中cos.1
st
+cos.2
nd
+cos.3
rd
即为cos函数的近似系数。
[0119]
本技术的相位插值器采用高阶电流系数近似拟合三角函数系数，通过对三角函数的近似，具有以下优点：线性度高，结构简单，模式可配。下面具体介绍这几个优点：
[0120]
线性度高：本技术中的基于高阶电流系数近似拟合三角函数的相位插值器，由于拟合了三角函数系数，拟合误差较小，因此降低了系数的误差，提高了线性度。
[0121]
结构简单：相比于将电流控制管设计在矢量合成电路内部的传统做法，本技术通过阵列的方式来实现的结构，由于采用电流控制的方式调整对应系数，将电流阵列单独隔离出来，有助于减小高速信号通路的面积从而减小信号走线的复杂度，使得信号走线更加简单对称。
[0122]
模式可配：相比于传统的差分矢量合成，本技术中通过电流阵列实现对应系数的调整，将电流镜像部分和主要的相位插值单元分开，选择偏置电流镜像的具体部分，可以实现1阶电流系数近似、1～2阶电流近似、1～3阶电流近似三种模式灵活可调，在一些对线性度要求不高的应用中，可以采用较为简单的1阶电流系数近似以节省整体功耗。
[0123]
本技术描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本
领域的普通技术人员来说显而易见的是，在本技术所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。
[0124]
本技术包括并设想了与本领域普通技术人员已知的特征和元件的组合。本技术已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由权利要求限定的独特的发明方案。因此，应当理解，在本技术中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。
[0125]
此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本技术实施例的精神和范围内。
[0126]
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于ram、rom、eeprom、闪存或其他存储器技术、cd-rom、数字多功能盘(dvd)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

技术特征：
1.一种相位插值器，其特征在于，包括：系数编码电路、电流镜像阵列电路、相位合成电路；所述系数编码电路，设置为根据预设的编码规则将预设的二进制控制码编码为m行n列的控制字；其中，所述预设的二进制控制码根据需要的相位确定；m＝4；n＝3；每一行控制字包括正弦函数或余弦函数的一阶系数、二阶系数和三阶系数；所述电流镜像阵列电路包括m个电流镜像阵列子电路；每个电流镜像阵列子电路，设置为根据第一权重、第二权重、第三权重、第四权重、对应的一行控制字生成与该行控制字的近似系数对应的电流；其中，第一权重为预设偏置电流的权重，第二权重、第三权重、第四权重分别为与该行控制字中一阶系数、二阶系数、三阶系数对应的权重；所述相位合成电路，设置为根据预设的参考正交相位信号的差分信号、各行控制字的近似系数对应的电流产生所需要的相位的信号。2.如权利要求1所示的相位插值器，其特征在于，每个电流镜像阵列子电路包括第一电流偏置模块、控制与使能模块、电流镜像阵列模块；控制与使能模块包括n个控制与使能子模块；所述第一电流偏置模块，设置为按照所述第二权重、第三权重、第四权重给所述电流镜像阵列模块提供偏置电流；每个控制与使能子模块，设置为根据对应的偏置电流控制对应阶系数的电流镜像阵列模块工作或不工作；所述电流镜像阵列模块，设置为根据每行控制字包含的各阶系数产生与该行控制字的近似系数对应的电流，所述与该行控制字的近似系数对应的电流的电流值为所述该行控制字包含的各阶系数与各阶系数对应的权重的乘积之和除以所述第一权重。3.如权利要求2所示的相位插值器，其特征在于，所述第一电流偏置模块包括第一电流源、第一nmos管、第二nmos管；所述第一电源源分别与所述第一nmos管的漏极、所述第二nmos管的栅极连接；所述第一nmos管的栅极接地；所述第一nmos管的源极与所述第二nmos管的漏极连接；所述第二nmos管的源极与vss连接；所述控制与使能子模块包括第三nmos管和第四nmos管；所述第三nmos管的源极与所述第四nmos管的漏极连接；所述第四nmos管的源极与vss连接；所述第三nmos管的栅极与使能信号连接；所述第四nmos管的栅极与所述第二nmos管的栅极连接；所述电流镜像阵列模块包括一阶系数的电流镜像模块、二阶系数的电流镜像模块、三阶系数的电流镜像模块；所述一阶系数的电流镜像模块包括第一pmos管、第二pmos管、第二数量的控制电路单元；所述第一pmos管的源极与vdd连接；所述第一pmos管的栅极分别与所述第二pmos管、所述第二数量的控制电路单元连接；所述第一pmos管的漏极与所述第二pmos管的源极连接；所述第二pmos管的栅极接地；所述第二pmos管的漏极与对应的控制与使能子模块的所述第三nmos管的漏极连接；所述二阶系数的电流镜像模块包括第三pmos管、第四pmos管、第三数量的控制电路单元；所述第三pmos管的源极与vdd连接；所述第三pmos管的栅极分别与所述第四pmos管、所
述第三数量的控制电路单元连接；所述第三pmos管的漏极与所述第四pmos管的源极连接；所述第四pmos管的栅极接地；所述第四pmos管的漏极与对应的控制与使能子模块的所述第三nmos管的漏极连接；所述三阶系数的电流镜像模块包括第五pmos管、第六pmos管、第四数量的控制电路单元；所述第五pmos管的源极与vdd连接；所述第五pmos管的栅极分别与所述第六pmos管、所述第四数量的控制电路单元连接；所述第五pmos管的漏极与所述第六pmos管的源极连接；所述第六pmos管的栅极接地；所述第六pmos管的漏极与对应的控制与使能子模块的所述第三nmos管的漏极连接；所述第二数量的控制电路单元的输出端、所述第三数量的控制电路单元的输出端、所述第四数量的控制电路单元的输出端连接，作为电流镜像阵列子电路的输出端；其中，各阶系数的电流镜像模块的控制电路单元用于存储各行控制字的对应阶系数。4.如权利要求3所示的相位插值器，其特征在于，第二数量为63，第三数量为31，第四数量为15。5.如权利要求1所示的相位插值器，其特征在于，所述预设的参考正交相位信号包括参考正交时钟信号，分别为第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号；第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号依次两两之间相位相差90度；所需要的相位的信号按照如下方式确定：所需要的相位的信号＝(第一行控制字的近似系数-第二行控制字的近似系数)
×
(第一时钟信号-第三时钟信号)+(第三行控制字的近似系数-第四行控制字的近似系数)
×
(第二时钟信号-第四时钟信号)。6.如权利要求1所示的相位插值器，其特征在于，所述相位合成电路包括m个基本差分对模块和第二电流偏置模块；基本差分模块和第二电流偏置模块一一对应；每两个相邻的基本差分对模块的输入极性相反，以实现同一相位的减法运算；每个第二电流偏置模块，设置为给对应基本差分模块提供偏置电流；偏置电流的大小由与该第二电流偏置模块对应行控制字的近似系数对应的电流确定。7.如权利要求6所示的相位插值器，其特征在于，每个第二电流偏置模块包括第二电流源、第五nmos管和第六nmos管；所述第二电流源与所述第六nmos管的漏极连接；所述第六nmos管的漏极与所述第六nmos管的栅极连接；所述第六nmos管的源极与vss连接；所述第五nmos管的栅极与所述第六nmos管的栅极连接；所述第五nmos管的源极与与vss连接；所述第五nmos管的漏极作为该第二电流偏置模块的输出端。8.如权利要求7所示的相位插值器，其特征在于，每个基本差分对模块包括第七nmos管和第八nmos管；所述第七nmos管的源极与所述第八nmos管的源极连接；所述第七nmos管的源极与对应第二电流偏置模块的输出端连接；每两个相邻的基本差分对模块中的一个基本差分对模块的第七nmos管的栅极与另一个基本差分对模块的第八nmos管的栅极连接作为外部时钟信号的输入端；每两个相邻的基本差分对模块中的一个基本差分对模块的第七nmos管的漏极与另一个基本差分对模块的
第七nmos管的漏极连接后通过第一电阻与vdd连接；每两个相邻的基本差分对模块中的一个基本差分对模块的第八nmos管的漏极与另一个基本差分对模块的第八nmos管的漏极连接后作为所述相位合成电路的输出端。9.一种相位插值方法，其特征在于，包括：根据预设的编码规则将预设的二进制控制码编码为m行n列的控制字；其中，所述预设的二进制控制码根据需要的相位确定；m＝4；n＝3；每一行控制字包括正弦函数或余弦函数的一阶系数、二阶系数和三阶系数；根据第一权重、第二权重、第三权重、第四权重、对应的一行控制字生成与该行控制字的近似系数；其中，第一权重为预设偏置电流的权重，第二权重、第三权重、第四权重分别为与该行控制字中一阶系数、二阶系数、三阶系数对应的权重；根据预设的参考正交相位的差分、各行控制字的近似系数产生所需要的相位。

技术总结
本申请提供了一种相位插值器，包括：系数编码电路、电流镜像阵列电路、相位合成电路；所述系数编码电路，设置为根据预设的编码规则将预设的二进制控制码编码为第一数量组控制字；其中，所述预设的二进制控制码根据需要的相位确定；每组控制字包括正弦函数或余弦函数的一阶系数、二阶系数和三阶系数；所述电流镜像阵列电路包括第一数量的各阶电流系数电路；各阶电流系数电路与一组控制字一一对应；每个各阶电流系数电路，设置为根据第一权重、第二权重、第三权重、第四权重、该各阶电流系数电路对应的一组控制字计算该组控制字的近似系数；所述相位合成电路，设置为根据预设的参考正交相位的差分信号、各组控制字的近似系数产生所需要的相位的信号。的相位的信号。的相位的信号。


技术研发人员：贾海昆 马瑞昌 邓伟 池保勇
受保护的技术使用者：清华大学
技术研发日：2023.04.26
技术公布日：2023/7/13