FPGA原型验证装置及其测试验证方法与流程

fpga原型验证装置及其测试验证方法
【技术领域】
1.本发明涉及芯片设计领域，尤其涉及一种fpga(field programmable gate array，现场可编程门阵列)原型验证装置以及基于fpga原型验证装置的测试验证方法。


背景技术：

2.随着soc(system on chip)设计规模的与日俱增，其功能日趋复杂，芯片的验证阶段占据了整个芯片开发的大部分时间。由于fpga自身优点，使得基于fpga的原型验证得到广泛的应用。
3.fpga原型验证是一种成熟芯片验证技术，通过将rtl((register transfer level,寄存器传输级))移植到现场可编程门阵列(fpga)来验证asic((application specific integrated circuit))的功能，并在芯片的基本功能验证通过后就可以开始驱动的开发，一直到芯片回片后都可以进行驱动和应用的开发，当芯片回片后，可以直接基于fpga版本的驱动和应用程序，进行简单的适配，就可以应用到soc芯片上。
4.fpga原型验证是将rom、ram里的内容烧录到fpga中进行测试验证，对于一些复杂的功能，需要进行引脚配置。
5.图1示出了一种现有的fpga原型验证装置的结构示意图。如图1所示的，所述fpga原型验证装置100包括待测单元(dut)110、转换逻辑单元120和多个第一管脚130，所述待测单元110包括有多个第二管脚111，第一管脚130和第二管脚111均与所述转换逻辑单元120相连。第一管脚也可以为board io(板输入/输出)，第二管脚111可以为gpio(general-purpose input/output)。
6.图2为基于所述fpga原型验证装置的测试验证方法200的流程示意图。如图2所示的，所述测试验证方法包括：步骤210，编写测试程序；步骤220，测试人员需要先由测试终端500(上位机)通过串口向fpga原型验证装置100的转换逻辑单元120发送管脚配置指令，所述转换逻辑单元按照所述管脚配置指令配置管脚，使得内部的第二管脚(gpio)与fpga原型验证装置的相应的第一管脚(board io)对应连接起来；步骤230，再将所述测试程序烧入所述fpga原型验证装置中；步骤240，执行所述测试程序进行测试。
7.然而，现有技术中的这种测试验证方法存在如下问题。
8.每个测试程序的管脚配置方式可能不同，回归测试脚本需要携带所有测试程序的配置方式，如果需要更改测试程序，回归测试脚本中的配置方式也需要更改，并且测试程序的顺序应该与配置管脚的顺序相对应，顺序错误甚至会导致所有测试程序的测试失败，每次变动，意味着要同时维护测试程序以及测试终端两边的代码内容；
9.发送管脚配置指令的测试终端与fpga原型验证装置是两个不同的环境，有着不同的工作时序，这就意味着综合测试方案复杂，涉及多系统，多时序，如果在测试程序执行完成后，测试终端往往需要等待固定时间或者需要fpga原型验证装置返回一个完成信号并检测到这个完成信号才能执行下一个测试程序。这就导致系统的可扩展性低，可配置性低，每次为该系统添加功能时都需要额外考虑该部分的时序问题；
10.生成的测试程序必须依赖测试终端的通信。
11.因此，亟需提出一种新的技术方案来解决上述问题。


技术实现要素：

12.本发明的目的之一在于提供一种fpga原型验证装置以及基于fpga原型验证装置的测试验证方法，其不需要在测试终端上为各个测试程序进行管脚配置，大幅提高测试验证效率。
13.为解决上述问题，根据本发明的一个方面，本发明提供一种基于fpga原型验证装置的测试验证方法，所述fpga原型验证装置包括待测单元、转换逻辑单元和多个第一管脚，所述待测单元包括有多个第二管脚，第一管脚和第二管脚均与所述转换逻辑单元相连，其包括：将测试文件烧录至所述fpga原型验证装置内，其中所述测试文件包括一个或多个测试程序，至少部分测试程序中包括管脚配置指令，所述管脚配置指令包括在此测试程序下的第一管脚和第二管脚的连接关系；执行所述测试文件中的各个测试程序，其中在执行一个具有管脚配置指令的测试程序时，先执行所述管脚配置指令以配置该测试程序下的第一管脚和第二管脚的连接关系，随后执行该测试程序中的剩余程序进行测试验证。
14.在一个实施例中，所述管脚配置指令是由c语言编写的。
15.在一个实施例中，所述管脚配置指令包括第一引脚字段、第二引脚字段和总线地址字段，所述总线地址字段为预定地址，第一引脚字段记录有第一引脚编号，第二引脚字段记录有第二引脚编号，在执行所述测试程序时，如果监测到总线上出现预定地址，则所述转换逻辑单元则将第一引脚编号的第一引脚和第二引脚编号的第二引脚相连。
16.在一个实施例中，所述待测单元包括uart接口，所述测试程序包括uart接口测试程序，所述uart接口测试程序包括有所述管脚配置指令；在执行所述uart接口测试程序时，如果监测到总线上出现预定地址，则所述转换逻辑单元根据所述管脚配置指令的第一引脚字段和第二引脚字段配置该uart接口测试程序下的第一管脚和第二管脚的连接关系，从而将所述uart接口通过合适的第一管脚被引出所述fpga原型验证装置以与外部uart接口设备进行通讯，随后执行所述uart接口测试程序的剩余程序进行uart接口的测试验证。
17.在一个实施例中，所述测试程序包括波形导出测试程序，所述波形导出测试程序包括有所述管脚配置指令，在执行所述波形导出测试程序时，如果监测到总线上出现预定地址，则所述转换逻辑单元根据所述管脚配置指令的第一引脚字段和第二引脚字段配置该波形导出测试程序下的第一管脚和第二管脚的连接关系，从而将所述待测单元通过合适的第一管脚被引出所述fpga原型验证装置以与外部示波器进行通讯，随后执行所述波形导出测试程序的剩余程序进行波形导出的测试验证。
18.在一个实施例中，所述测试程序包括时钟测试程序，所述时钟测试程序包括有所述管脚配置指令，在执行所述时钟测试程序时，如果监测到总线上出现预定地址，则所述转换逻辑单元根据所述管脚配置指令的第一引脚字段和第二引脚字段配置该时钟测试程序下的第一管脚和第二管脚的连接关系，从而将所述待测单元通过合适的第一管脚被引出所述fpga原型验证装置，随后执行所述时钟测试程序的剩余程序进行时钟测试验证。
19.根据本发明的另一个方面，本发明提供一种fpga原型验证装置，其包括待测单元、转换逻辑单元和多个第一管脚，所述待测单元包括有第二管脚，第一管脚和第二管脚与所
述转换逻辑单元相连，其包括：将测试文件烧录至所述fpga原型验证装置内，其中所述测试文件包括一个或多个测试程序，至少部分测试程序中包括管脚配置指令，所述管脚配置指令包括在此测试程序下的第一管脚和第二管脚的连接关系；执行所述测试文件中的各个测试程序，其中在执行一个具有管脚配置指令的测试程序时，先执行所述管脚配置指令以配置该测试程序下的第一管脚和第二管脚的连接关系，随后执行该测试程序中的剩余程序进行测试验证。
20.在一个实施例中，所述管脚配置指令是由c语言编写的。
21.在一个实施例中，所述管脚配置指令包括第一引脚字段、第二引脚字段和总线地址字段，所述总线地址字段为预定地址，第一引脚字段记录有第一引脚编号，第二引脚字段记录有第二引脚编号，在执行所述测试程序时，如果监测到总线上出现预定地址，则所述转换逻辑单元则将第一引脚编号的第一引脚和第二引脚编号的第二引脚相连。
22.在一个实施例中，所述待测单元包括uart接口，所述测试程序包括uart接口测试程序，所述uart接口测试程序包括有所述管脚配置指令；在执行所述uart接口测试程序时，如果监测到总线上出现预定地址，则所述转换逻辑单元根据所述管脚配置指令的第一引脚字段和第二引脚字段配置该uart接口测试程序下的第一管脚和第二管脚的连接关系，从而将所述uart接口通过合适的第一管脚被引出所述fpga原型验证装置以与外部uart接口设备进行通讯，随后执行所述uart接口测试程序的剩余程序进行uart接口的测试验证，所述测试程序包括波形导出测试程序，所述波形导出测试程序包括有所述管脚配置指令，在执行所述波形导出测试程序时，如果监测到总线上出现预定地址，则所述转换逻辑单元根据所述管脚配置指令的第一引脚字段和第二引脚字段配置该波形导出测试程序下的第一管脚和第二管脚的连接关系，从而将所述待测单元通过合适的第一管脚被引出所述fpga原型验证装置以与外部示波器进行通讯，随后执行所述波形导出测试程序的剩余程序进行波形导出的测试验证，所述测试程序包括时钟测试程序，所述时钟测试程序包括有所述管脚配置指令，在执行所述时钟测试程序时，如果监测到总线上出现预定地址，则所述转换逻辑单元根据所述管脚配置指令的第一引脚字段和第二引脚字段配置该时钟测试程序下的第一管脚和第二管脚的连接关系，从而将所述待测单元通过合适的第一管脚被引出所述fpga原型验证装置，随后执行所述时钟测试程序的剩余程序进行时钟测试验证。
23.与现有技术相比，本发明可以将所有项目的测试程序集合成一整个测试文件，便于回归测试工作，此外，测试人员不需要再在测试终端上进行管脚配置，在测试程序中设置相应的管脚配置指令就可以自动进行配置。
【附图说明】
24.为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
25.图1示出了一种现有的fpga原型验证装置的结构示意图；
26.图2为基于所述fpga原型验证装置的测试验证方法的流程示意图；
27.图3示出了一种本发明中的fpga原型验证装置在一个实施例中的结构示意图；
28.图4为基于图3所示的fpga原型验证装置的测试验证方法的流程示意图；
29.图5为总线地址与其作用的对应表的示例。
【具体实施方式】
30.为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
31.此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
32.在本发明中，除非另有明确的规定和限定，术语“相连”、“连接”、“耦接”等术语应做广义理解；例如，可以是直接连接，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
33.图3示出了一种本发明中的fpga原型验证装置在一个实施例中的结构示意图。如图3所示的，所述fpga原型验证装置300包括待测单元(dut)310、转换逻辑单元320和多个第一管脚330，所述待测单元310包括有多个第二管脚311，第一管脚330和第二管脚311均与所述转换逻辑单元320相连。所述转换逻辑单元320还可以通过串口与测试终端600相连。第一管脚也可以为board io(板输入/输出)，第二管脚111可以为gpio(general-purpose input/output)。
34.图4为基于所述fpga原型验证装置的测试验证方法400的流程示意图。如图4所示的，所述测试验证方法400包括如下步骤。
35.步骤410，编写测试文件，其中所述测试文件包括一个或多个测试程序，至少部分测试程序中包括管脚配置指令，所述管脚配置指令包括在此测试程序下的第一管脚和第二管脚的连接关系。在另一个实施例中，该步骤410可以在所述测试验证方法400前执行，即所述测试验证方法400可以从步骤420开始。
36.所述管脚配置指令是由c语言编写的，所述管脚配置指令不会对硬件造成影响，也不会引起中断产生，只会在fpga原型验证庄重中被作为配置指令被执行。
37.所述管脚配置指令包括第一引脚字段、第二引脚字段和总线地址字段，所述总线地址字段为预定地址，第一引脚字段记录有第一引脚编号，第二引脚字段记录有第二引脚编号，在执行所述测试程序时，如果监测到总线上出现预定地址，则所述转换逻辑单元则将第一引脚编号的第一引脚和第二引脚编号的第二引脚相连。举例来说，*(int*)*＝0xbfc07fe0＝0xf103就是一条管脚配置指令的示例，其中“0xbfc07fe0”为总线地址字段中的预定地址，“f1”为第一引脚字段记录的第一引脚编号，“103”为第二引脚字段记录的第二引脚编号，“f1103”表示将编号为“f1”的第一引脚，编号为“103”的第二引脚连接在一起。
38.对于管脚配置指令的总线地址字段可以自定义，但需要满足一定条件。总线上每个操作都有各自地址，fpga原型验证装置的cpu读取其各自地址对应的操作执行命令。在设计过程中会规定总线上不同地址区间对应的功能操作，具体请参看图5。例如，从图5中可知地址“0xd4ffffff-0xd0000000”是qspi(queued serial peripheral interface)external memory，供qspi使用。对于reserved(保留)的区域，还未定义使用，可以将管脚配置命令中
的总线地址字段的预定地址设置在reserved的地址区间内，这样不会干扰其他的功能，当监测到总线上出现配置管脚对应的地址时，fpga原型验证装置的cpu会执行管脚配置指令。
39.所述管脚配置指令中可以有多个第一引脚字段和与多个第一引脚字段分别对应的多个第二引脚字段，这样可以通过一个管脚配置指令将多个第一引脚与对应的多个第二引脚分别相连。
40.本发明本可以将所有项目的测试程序集合成一整个测试文件，便于回归测试工作。每个测试程序都可以包括管脚配置指令，当然对于不需要进行管脚配置的测试程序，则不需要包括管脚配置指令。
41.步骤420，将测试文件烧录至所述fpga原型验证装置内。
42.步骤430，执行所述测试文件中的各个测试程序，其中在执行一个具有管脚配置指令的测试程序时，先执行所述管脚配置指令以配置该测试程序下的第一管脚和第二管脚的连接关系，随后执行该测试程序中的剩余程序进行测试验证。
43.采用本发明中的测试验证方法进行验证测试，可以将所有的测试程序综合成一个测试文件，更易于管理与维护，而不是如现有技术那样循环执行配置管脚，烧录测试程序，提高了测试效率。此外，测试人员不需要再在测试终端上进行管脚配置，在测试程序中设置相应的管脚配置指令就可以自动进行配置。
44.下面列举集中测试程序。
45.所述待测单元310包括uart接口，所述测试程序包括uart接口测试程序，所述uart接口测试程序包括有所述管脚配置指令；在执行所述uart接口测试程序时，如果监测到总线上出现预定地址，则所述转换逻辑单元320根据所述管脚配置指令的第一引脚字段和第二引脚字段配置该uart接口测试程序下的第一管脚和第二管脚的连接关系，从而将所述uart接口通过合适的第一管脚被引出所述fpga原型验证装置以与外部uart接口设备进行通讯，随后执行所述uart接口测试程序的剩余程序进行uart接口的测试验证。
46.所述测试程序包括波形导出测试程序，所述波形导出测试程序包括有所述管脚配置指令，在执行所述波形导出测试程序时，如果监测到总线上出现预定地址，则所述转换逻辑单元根据所述管脚配置指令的第一引脚字段和第二引脚字段配置该波形导出测试程序下的第一管脚和第二管脚的连接关系，从而将所述待测单元通过合适的第一管脚被引出所述fpga原型验证装置以与外部示波器进行通讯，随后执行所述波形导出测试程序的剩余程序进行波形导出的测试验证。
47.所述测试程序包括时钟测试程序，所述时钟测试程序包括有所述管脚配置指令，在执行所述时钟测试程序时，如果监测到总线上出现预定地址，则所述转换逻辑单元根据所述管脚配置指令的第一引脚字段和第二引脚字段配置该时钟测试程序下的第一管脚和第二管脚的连接关系，从而将所述待测单元通过合适的第一管脚被引出所述fpga原型验证装置，随后执行所述时钟测试程序的剩余程序进行时钟测试验证。
48.根据本发明的另一个方面，本发明提供一种fpga原型验证装置，其包括所述fpga原型验证装置300包括待测单元(dut)310、转换逻辑单元320和多个第一管脚330，所述待测单元310包括有多个第二管脚311，第一管脚330和第二管脚311均与所述转换逻辑单元320相连。所述fpga原型验证装置包括：将测试文件烧录至所述fpga原型验证装置内，其中所述测试文件包括一个或多个测试程序，至少部分测试程序中包括管脚配置指令，所述管脚配
置指令包括在此测试程序下的第一管脚和第二管脚的连接关系；执行所述测试文件中的各个测试程序，其中在执行一个具有管脚配置指令的测试程序时，先执行所述管脚配置指令以配置该测试程序下的第一管脚和第二管脚的连接关系，随后执行该测试程序中的剩余程序进行测试验证。
49.在一个实施例中，所述管脚配置指令包括第一引脚字段、第二引脚字段和总线地址字段，所述总线地址字段为预定地址，第一引脚字段记录有第一引脚编号，第二引脚字段记录有第二引脚编号，在执行所述测试程序时，如果监测到总线上出现预定地址，则所述转换逻辑单元则将第一引脚编号的第一引脚和第二引脚编号的第二引脚相连。
50.关于fpga原型验证装置的其他内容请参看上文fpga原型验证装置的测试验证方法的相关描述。
51.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
52.尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改和变型。

技术特征：
1.一种基于fpga原型验证装置的测试验证方法，所述fpga原型验证装置包括待测单元、转换逻辑单元和多个第一管脚，所述待测单元包括有多个第二管脚，第一管脚和第二管脚均与所述转换逻辑单元相连，其特征在于，其包括：将测试文件烧录至所述fpga原型验证装置内，其中所述测试文件包括一个或多个测试程序，至少部分测试程序中包括管脚配置指令，所述管脚配置指令包括在此测试程序下的第一管脚和第二管脚的连接关系；执行所述测试文件中的各个测试程序，其中在执行一个具有管脚配置指令的测试程序时，先执行所述管脚配置指令以配置该测试程序下的第一管脚和第二管脚的连接关系，随后执行该测试程序中的剩余程序进行测试验证。2.根据权利要求1所述的测试验证方法，其特征在于，所述管脚配置指令是由c语言编写的。3.根据权利要求1所述的测试验证方法，其特征在于，所述管脚配置指令包括第一引脚字段、第二引脚字段和总线地址字段，所述总线地址字段为预定地址，第一引脚字段记录有第一引脚编号，第二引脚字段记录有第二引脚编号，在执行所述测试程序时，如果监测到总线上出现预定地址，则所述转换逻辑单元则将第一引脚编号的第一引脚和第二引脚编号的第二引脚相连。4.根据权利要求3所述的测试验证方法，其特征在于，所述待测单元包括uart接口，所述测试程序包括uart接口测试程序，所述uart接口测试程序包括有所述管脚配置指令；在执行所述uart接口测试程序时，如果监测到总线上出现预定地址，则所述转换逻辑单元根据所述管脚配置指令的第一引脚字段和第二引脚字段配置该uart接口测试程序下的第一管脚和第二管脚的连接关系，从而将所述uart接口通过合适的第一管脚被引出所述fpga原型验证装置以与外部uart接口设备进行通讯，随后执行所述uart接口测试程序的剩余程序进行uart接口的测试验证。5.根据权利要求3所述的测试验证方法，其特征在于，所述测试程序包括波形导出测试程序，所述波形导出测试程序包括有所述管脚配置指令，在执行所述波形导出测试程序时，如果监测到总线上出现预定地址，则所述转换逻辑单元根据所述管脚配置指令的第一引脚字段和第二引脚字段配置该波形导出测试程序下的第一管脚和第二管脚的连接关系，从而将所述待测单元通过合适的第一管脚被引出所述fpga原型验证装置以与外部示波器进行通讯，随后执行所述波形导出测试程序的剩余程序进行波形导出的测试验证。6.根据权利要求3所述的测试验证方法，其特征在于，所述测试程序包括时钟测试程序，所述时钟测试程序包括有所述管脚配置指令，在执行所述时钟测试程序时，如果监测到总线上出现预定地址，则所述转换逻辑单元根据所述管脚配置指令的第一引脚字段和第二引脚字段配置该时钟测试程序下的第一管脚和第二管脚的连接关系，从而将所述待测单元通过合适的第一管脚被引出所述fpga原型验证装置，随后执行所述时钟测试程序的剩余程序进行时钟测试验证。7.一种fpga原型验证装置，其包括待测单元、转换逻辑单元和多个第一管脚，所述待测单元包括有第二管脚，第一管脚和第二管脚与所述转换逻辑单元相连，其特征在于，其包括：
将测试文件烧录至所述fpga原型验证装置内，其中所述测试文件包括一个或多个测试程序，至少部分测试程序中包括管脚配置指令，所述管脚配置指令包括在此测试程序下的第一管脚和第二管脚的连接关系；执行所述测试文件中的各个测试程序，其中在执行一个具有管脚配置指令的测试程序时，先执行所述管脚配置指令以配置该测试程序下的第一管脚和第二管脚的连接关系，随后执行该测试程序中的剩余程序进行测试验证。8.根据权利要求7所述的fpga原型验证装置，其特征在于，所述管脚配置指令是由c语言编写的。9.根据权利要求7所述的测试验证方法，其特征在于，所述管脚配置指令包括第一引脚字段、第二引脚字段和总线地址字段，所述总线地址字段为预定地址，第一引脚字段记录有第一引脚编号，第二引脚字段记录有第二引脚编号，在执行所述测试程序时，如果监测到总线上出现预定地址，则所述转换逻辑单元则将第一引脚编号的第一引脚和第二引脚编号的第二引脚相连。10.根据权利要求9所述的测试验证方法，其特征在于，所述待测单元包括uart接口，所述测试程序包括uart接口测试程序，所述uart接口测试程序包括有所述管脚配置指令；在执行所述uart接口测试程序时，如果监测到总线上出现预定地址，则所述转换逻辑单元根据所述管脚配置指令的第一引脚字段和第二引脚字段配置该uart接口测试程序下的第一管脚和第二管脚的连接关系，从而将所述uart接口通过合适的第一管脚被引出所述fpga原型验证装置以与外部uart接口设备进行通讯，随后执行所述uart接口测试程序的剩余程序进行uart接口的测试验证，所述测试程序包括波形导出测试程序，所述波形导出测试程序包括有所述管脚配置指令，在执行所述波形导出测试程序时，如果监测到总线上出现预定地址，则所述转换逻辑单元根据所述管脚配置指令的第一引脚字段和第二引脚字段配置该波形导出测试程序下的第一管脚和第二管脚的连接关系，从而将所述待测单元通过合适的第一管脚被引出所述fpga原型验证装置以与外部示波器进行通讯，随后执行所述波形导出测试程序的剩余程序进行波形导出的测试验证，所述测试程序包括时钟测试程序，所述时钟测试程序包括有所述管脚配置指令，在执行所述时钟测试程序时，如果监测到总线上出现预定地址，则所述转换逻辑单元根据所述管脚配置指令的第一引脚字段和第二引脚字段配置该时钟测试程序下的第一管脚和第二管脚的连接关系，从而将所述待测单元通过合适的第一管脚被引出所述fpga原型验证装置，随后执行所述时钟测试程序的剩余程序进行时钟测试验证。

技术总结
本发明提供一种FPGA原型验证装置及其测试验证方法。所述FPGA原型验证装置包括待测单元、转换逻辑单元和多个第一管脚，所述待测单元包括有第二管脚，第一管脚和第二管脚与所述转换逻辑单元相连。将测试文件烧录至所述FPGA原型验证装置内，其中所述测试文件包括一个或多个测试程序，至少部分测试程序中包括管脚配置指令，所述管脚配置指令包括在此测试程序下的第一管脚和第二管脚的连接关系；执行所述测试文件中的各个测试程序，其中在执行一个具有管脚配置指令的测试程序时，先执行所述管脚配置指令以配置该测试程序下的第一管脚和第二管脚的连接关系，随后执行该测试程序中的剩余程序进行测试验证。这样，可以提高测试验证效率。率。率。


技术研发人员：李新兵 龙雨佳
受保护的技术使用者：上海芯联芯智能科技有限公司
技术研发日：2023.03.24
技术公布日：2023/7/17