具有超晶格层的发光二极管及其制备方法与流程

1.本公开属于半导体器件领域，特别涉及一种具有超晶格层的发光二极管及其制备方法。


背景技术：

2.半导体器件，是一种常见的功能性电子器件，被广泛应用于各个细分领域。
3.在相关技术中，发光二极管具有n型层、多量子阱层和p型层，n型层提供的电子和p型层提供的空穴在量子阱处复合发光。
4.然而，但由于空穴迁移率低，电子移动速度过快，导致电子空穴的复合几率较低。另外，n型层是通过掺杂大量的si杂质提供电子，这同时也会导致底层外延长晶质量下降，而且在外加电场的工作电压下，n区会出现明显的电子回流现象，也会影响宏观上载流子在有源区的有效复合，降低了材料的内量子效率，影响了半导体器件本身的出光效率。


技术实现要素：

5.本公开实施例提供了一种具有超晶格层的发光二极管及其制备方法，能够有效降低电子的迁移速率。所述技术方案如下：
6.一方面，本公开实施例提供了一种发光二极管，包括：依次层叠的第一半导体层和第二半导体层，所述第一半导体层包括第一超晶格层，所述第一超晶格层为周期性层叠的siyn
1-y
/gan层。
7.在本公开的一种实现方式中，所述第一超晶格层的生长周期为10～50，单层所述第一超晶格层的siyn
1-y
层生长厚度为3～20nm，单层所述第一超晶格层的gan层的生长厚度为10～50nm。
8.在本公开的一种实现方式中，所述第一半导体层还包括第二超晶格层；
9.所述第二超晶格层生长在所述第一超晶格层朝向所述第二半导体层的一面，所述第二超晶格层为周期性层叠的gan/inzga
1-z
n层。
10.在本公开的一种实现方式中，所述第二超晶格层的生长周期为4～10，单层所述第二超晶格层的gan层的生长厚度为15～20nm，单层所述第二超晶格层的inzga
1-z
n层的生长厚度为2～10nm。
11.在本公开的一种实现方式中，所述第一半导体层还包括应力释放层；
12.所述应力释放层位于所述第二超晶格层朝向所述第二半导体层的一面，所述应力释放层为掺si的inwga
1-w
n层。
13.在本公开的一种实现方式中，所述应力释放层的si掺杂浓度为5
×
10
18-1
×
10
19
cm-3
，所述应力释放层的生长厚度为10～50nm。
14.在本公开的一种实现方式中，所述第一超晶格层的si掺杂浓度为a，所述第二超晶格层的si掺杂浓度为b，所述应力释放层的si掺杂浓度为c，a＞b＞c。
15.在本公开的一种实现方式中，所述第一半导体层还包括缺陷阻挡层；
16.所述缺陷阻挡层生长在所述第一超晶格层背向所述第二半导体层的一面，所述缺陷阻挡层为非掺杂的al
x
ga
1-x
n层。
17.在本公开的一种实现方式中，所述缺陷阻挡层的生长厚度为20～60nm。
18.另一方面，本公开实施例提供了一种发光二极管的制备方法，包括：
19.依次生长第一半导体层和第二半导体层；
20.生长所述第一半导体层包括：
21.生长第一超晶格层，所述第一超晶格层为周期性层叠的siyn
1-y
/gan层。
22.本公开实施例提供的技术方案带来的有益效果是：
23.本公开实施例提供的发光二极管包括第一半导体层，第一半导体层包括第一超晶格层，第一超晶格层为周期性层叠的siyn
1-y
/gan层。siyn
1-y
/gan层形成的极化电场存在一定的导带偏移，该极化电场方向与电子迁移方向相同，能有效的降低电子的迁移速率。如此一来，有效的提高内量子效率，有利于提高发光二极管本身的出光效率。
附图说明
24.为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
25.图1是本公开实施例提供的一种发光二极管的结构示意图；
26.图2是本公开实施例提供的一种发光二极管的制备方法的流程图；
27.图3是本公开实施例提供的另一种发光二极管的制备方法的流程图。
28.图中各符号表示含义如下：
29.10、衬底；
30.20、第一半导体层；
31.210、第一超晶格层；220、第二超晶格层；230、应力释放层；240、缺陷阻挡层；
32.30、第二半导体层；
33.310、多量子阱层；320、电子阻挡层；330、p型层；
34.40、缓冲层。
具体实施方式
35.为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
36.本公开实施例提供了一种发光二极管，图1为该发光二极管的结构示意图，参见图1，在本实施例中，该发光二极管包括依次层叠的第一半导体层20和第二半导体层30。第一半导体层20包括第一超晶格层210，第一超晶格层210为周期性层叠的siyn
1-y
/gan层。
37.本公开实施例提供的发光二极管包括第一半导体层20，第一半导体层20包括第一超晶格层210，第一超晶格层210为周期性层叠的siyn
1-y
/gan层。siyn
1-y
/gan层形成的极化电场存在一定的导带偏移，该极化电场方向与电子迁移方向相同，能有效的降低电子的迁移速率，如此一来，有效的提高内量子效率，有利于提高发光二极管本身的出光效率。
38.在一些示例中，发光二极管包括衬底10，第一半导体层20和第二半导体层30依次生长在衬底10的一面。在另一些示例中，发光二极管也能够不具有衬底10，本公开对此不作限制。
39.示例性的，第一超晶格层210的生长周期为10～50，单层第一超晶格层210的siyn
1-y
层生长厚度为3～20nm，单层第一超晶格层210的gan层的生长厚度为10～50nm。
40.在上述实现方式中，将第一超晶格层210的生长厚度设计为上述数值，既能够保证第一超晶格层210的siyn
1-y
层和gan层的功能性，又能够提高生长效率，降低制备成本。
41.示例性的，在第一超晶格层210的siyn
1-y
层中，si的掺杂浓度为1.5
×
10
19
～4
×
10
19
cm-3
。
42.示例性的，在第一超晶格层210的siyn
1-y
层中，y为0.1-0.3。
43.在本实施例中，第一半导体层20还包括第二超晶格层220。第二超晶格层220生长在第一超晶格层210朝向第二半导体层30的一面，也即生长在第一超晶格层210背离衬底10的一面，第二超晶格层220为周期性层叠的gan/inzga
1-z
n层。
44.由于inzga
1-z
n层的能阶较低，所以能够形成电子“陷阱”，进一步降低电子的迁移速率，增加电子空穴在多量子阱层310的复合几率。如此一来，有效的提高内量子效率，有利于提高半导体器件本身的出光效率。
45.示例性的，第二超晶格层220的生长周期为4～10，单层第二超晶格层220的gan层的生长厚度为15～20nm，单层第二超晶格层220的inzga
1-z
n层的生长厚度为2～10nm。
46.在上述实现方式中，将第二超晶格层220的生长厚度设计为上述数值，既能够保证第二超晶格层220的gan层和inzga
1-z
n层的功能性，又能够提高生长效率，降低制备成本。
47.示例性的，在第二超晶格层220中，gan层为掺si的gan层，inzga
1-z
n层为非掺杂的inzga
1-z
n层。其中，第二超晶格层220的gan层中，si掺杂浓度设置为0.9
×
10
19
～1.5
×
10
19
cm-3
。
48.示例性的，在第二超晶格层220的inzga
1-z
n层中，z为0.1-0.2。
49.在本实施例中，第一半导体层20还包括应力释放层230。应力释放层230位于第二超晶格层220朝向第二半导体层30的一面，也即位于背离衬底10的一面，应力释放层230为掺si的inwga
1-w
n层。
50.在上述实现方式中，掺si的inwga
1-w
n层作为晶格失配应力释放层230，实现外延层内部低应力、无裂纹与弯曲，达到改善外延层衬底10晶格失配的问题，起到释放应力的作用，同时阻挡电子回流，增加电子空穴在多量子阱层310的复合几率。
51.示例性的，应力释放层230的生长厚度为10～50nm。
52.在上述实现方式中，将应力释放层230的生长厚度设计为上述数值，既能够保证应力释放层230的功能性，又能够提高生长效率，降低制备成本。
53.示例性的，在应力释放层230的掺si的inwga
1-w
n层中，si掺杂浓度设置为5
×
10
18-1
×
10
19
cm-3
。
54.示例性的，在应力释放层230的inwga
1-w
n层中，w为0.1-0.2。
55.在本实施例中，第一超晶格层210的si掺杂浓度为a，第二超晶格层220的si掺杂浓度为b，应力释放层230的si掺杂浓度为c，a＞b＞c。
56.在上述实现方式中，由于第一半导体层20位于底层，所以电子迁移量较大，第一超
晶格层210、第二超晶格层220、应力释放层230的si掺杂浓度逐渐增大，能够有效的降低电子的迁移率，避免由多量子阱层310向p型层330迁移。
57.在本实施例中，第一半导体层20还包括缺陷阻挡层240。缺陷阻挡层240生长在第一超晶格层210背向第二半导体层30的一面，也即朝向衬底10的一面，缺陷阻挡层240为非掺杂的al
x
ga
1-x
n层。
58.在上述实现方式中，由于缺陷阻挡层240的al
x
ga
1-x
n层中，al原子半径较小，所以能够起到填补ga空位的作用，从而起到阻挡底层缺陷的作用。
59.示例性的，缺陷阻挡层240的生长厚度为20～60nm。
60.在上述实现方式中，将缺陷阻挡层240的生长厚度设计为上述数值，既能够保证缺陷阻挡层240的功能性，又能够提高生长效率，降低制备成本。
61.也就是说，第一半导体层20包括沿外延生长方向依次叠设的缺陷阻挡层240、第一超晶格层210、第二超晶格层220和应力释放层230。
62.通过缺陷阻挡层240、第一超晶格层210、第二超晶格层220和应力释放层230复合形成的第一半导体层20，有效降低了电子的迁移速率，增加了电子的扩展能力，同时阻挡电子回流，提升了电子空穴在多量子阱处的复合几率，提升了发光效率。
63.经过实验，本公开实施例提供的发光二极管，相较于相关技术中的发光二极管来说，在同等的实验条件下，亮度之比为10.2：9.67。
64.继续参见图1，在本实施例中，第二半导体层30包括依次层叠的多量子阱层310、电子阻挡层320和p型层330。
65.在本实施例中，多量子阱层310为周期性层叠的ingan阱层和gan垒层。单层多量子阱层310的ingan阱层的生长厚度为2.5nm～4.5nm，单层多量子阱层310的gan垒层的生长厚度为8nm～12nm。
66.在上述实现方式中，多量子阱层310作为发光层，电子和空穴在多量子阱层310中复合而辐射出光，周期性层叠的ingan阱层和gan垒层，能够加强对载流子的限制作用，提高其辐射复合效率。另外，多量子阱层310中由于富in的生长条件或者in组分的不均匀所形成的富in量子点，对载流子也有很好的限制作用，使得载流子很难被非辐射复合中心俘获，从而提高辐射复合的效率。另外，将多量子阱层310的生长厚度设计为上述数值，既能够保证多量子阱层310的ingan阱层和gan垒层功能性，又能够提高生长效率，降低制备成本。
67.在本实施例中，电子阻挡层320为p-algan层。电子阻挡层320的生长厚度为100～450nm。
68.电子阻挡层320用于阻挡电子从有源层跃迁到p型层330，从而能够将第一半导体层20的电子限制在有源层，进而与空穴进行复合发光。另外，将电子阻挡层320的生长厚度设计为上述数值，既能够保证电子阻挡层320功能性，又能够提高生长效率，降低制备成本。
69.在本实施例中，p型层330为掺mg的p-gan层。p型层330的生长厚度为100～750nm。
70.当外延层中有电流通过时，p型层330的空穴与第一半导体层20的电子会向有源层移动，二者在有源层进行复合发光。另外，将p型层330的生长厚度设计为上述数值，既能够保证p型层330功能性，又能够提高生长效率，降低制备成本。
71.在本实施例中，发光二极管还包括缓冲层40，缓冲层40生长在衬底10的朝向第一半导体层20的一面，也即位于衬底10和第一半导体层20之间，缓冲层40为aln层。
72.通过缓冲层40能够有效的减少衬底10和第一半导体层20之间的晶格失配问题，从而减少位错和裂纹的产生。
73.图2为本公开实施例提供的一种发光二极管的制备方法的流程图，参见图2，在本实施例中，该制备方法包括：
74.步骤201：生长第一半导体层20。
75.在步骤202中，生长第一超晶格层210，第一超晶格层210为周期性层叠的siyn
1-y
/gan层。
76.步骤202：在第一半导体层20的一面生长第二半导体层30。
77.通过本公开实施例提供的制备方法，能够制备出具备第一半导体层20的发光二极管，第一半导体层20包括第一超晶格层210，第一超晶格层210为周期性层叠的siyn
1-y
/gan层。siyn
1-y
/gan层形成的极化电场存在一定的导带偏移，该极化电场方向与电子迁移方向相同，能有效的降低电子的迁移速率，如此一来，有效的提高内量子效率，有利于提高半导体器件本身的出光效率。
78.图3为本公开实施例提供的另一种发光二极管的制备方法的流程图，该制备方法用于制备图1所示的发光二极管，参见图3，在本实施例中，该制备方法包括：
79.步骤301：提供一衬底10。
80.示例性的，将衬底1010升温至1000～1200℃进行表面清洁处理，持续5～10min。
81.步骤302：在衬底10的一面生长缓冲层40。
82.在步骤302中，将缓冲层40的生长温度设置为750～900℃，生长压力设置为100～300torr，生长出生长厚度为20～30nm的aln层。
83.步骤303：在缓冲层40的一面生长缺陷阻挡层240，也即在衬底10朝向第一超晶格层210的一面生长缺陷阻挡层240，缺陷阻挡层240为非掺杂的al
x
ga
1-x
n层。
84.在步骤303中，将缺陷阻挡层240的生长温度设置为900～1000℃，缺陷阻挡层240的生长厚度设置为20～60nm。
85.在上述实现方式中，由于缺陷阻挡层240的al
x
ga
1-x
n层中，al原子半径较小，所以能够起到填补ga空位的作用，从而起到阻挡底层缺陷的作用。
86.示例性的，在生长缺陷阻挡层240时，石墨基板的转速为700～1000rpm。
87.步骤304：在缺陷阻挡层240的一面生长第一超晶格层210，第一超晶格层210为周期性层叠的siyn
1-y
/gan层。
88.在步骤304中，将第一超晶格层210的生长温度设置为900-1200℃，si的掺杂浓度设置为1.5
×
10
19
～4
×
10
19
cm-3
，第一超晶格层210的生长周期设置为10～50，单层第一超晶格层210的siyn
1-y
层生长厚度设置为3～20nm，单层第一超晶格层210的gan层的生长厚度设置为10～50nm。
89.在上述实现方式中，siyn
1-y
/gan层形成的极化电场存在一定的导带偏移，该极化电场方向与电子迁移方向相同，能有效的降低电子的迁移速率，如此一来，有效的提高内量子效率，有利于提高半导体器件本身的出光效率。
90.示例性的，在生长第一超晶格层210时，石墨基板的转速为700～900rpm。
91.步骤305：在第一超晶格层210的一面生长第二超晶格层220，也即在第一超晶格层210背离衬底10的一面生长第二超晶格层220，第二超晶格层220为周期性层叠的gan/
inzga
1-z
n层。
92.在步骤305中，将第二超晶格层220的生长温度设置为700-1000℃，si掺杂浓度设置为0.9
×
10
19
～1.5
×
10
19
cm-3
，第二超晶格层220的生长周期设置为4～10，单层第二超晶格层220的gan层的生长厚度设置为15～20nm，单层第二超晶格层220的inzga
1-z
n层的生长厚度设置为2～10nm。
93.在上述实现方式中，由于inzga
1-z
n层的能阶较低，所以能够形成电子“陷阱”，进一步降低电子的迁移速率，增加电子空穴在多量子阱层310的复合几率。如此一来，有效的提高内量子效率，有利于提高半导体器件本身的出光效率。
94.示例性的，在生长第二超晶格层220时，石墨基板的转速为200～700rpm。
95.步骤306，在第二超晶格层220的一面生长应力释放层230，也即在第二超晶格层220背离衬底10的一面生长应力释放层230，应力释放层230为掺si的inwga
1-w
n层。
96.在步骤306中，将应力释放层230的生长温度设置为700-1000℃，si掺杂浓度设置为5
×
10
18-1
×
10
19
cm-3
，应力释放层230的生长厚度设置为10～50nm。
97.在上述实现方式中，掺si的inwga
1-w
n层作为晶格失配应力释放层230，实现外延层内部低应力、无裂纹与弯曲，达到改善外延层衬底10晶格失配的问题，起到释放应力的作用，同时阻挡电子回流，增加电子空穴在多量子阱层310的复合几率。
98.示例性的，在生长应力释放层230时，石墨基板的转速为200～700rpm。
99.通过步骤303～306完成了第一半导体层20的生长，第一半导体层20的总厚度为2-4μm。通过第一半导体层20有效降低了电子的迁移速率，增加了电子的扩展能力，同时阻挡电子回流，提升了电子空穴在多量子阱处的复合几率，提升了发光效率。
100.步骤307：在应力释放层230的一面生长多量子阱层310。
101.在步骤307中，将多量子阱层310的生长温度设置为720～950℃，生长压力设置为100～500torr，生长出周期性层叠的ingan阱层和gan垒层。
102.示例性的，单层多量子阱层310的ingan阱层的生长厚度为2.5nm～4.5nm，单层多量子阱层310的gan垒层的生长厚度为8nm～12nm。
103.步骤308：在多量子阱层310的一面生长电子阻挡层320。
104.在步骤308中，将电子阻挡层320的生长温度设置为700～800℃，生长压力设置为100～500torr，生长出p-algan层。
105.示例性的，电子阻挡层320的生长厚度为100～450nm。
106.步骤309：在电子阻挡层320的一面生长p型层330。
107.在步骤309中，将p型层330的生长温度设置为800～980℃，生长压力设置为100～500torr，生长出掺mg的p-gan层。
108.示例性的，p型层330的生长厚度为100～750nm。
109.除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者
物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则相对位置关系也可能相应地改变。
110.以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

技术特征：
1.一种发光二极管，包括：依次层叠的第一半导体层(20)和第二半导体层(30)，其特征在于，所述第一半导体层(20)包括第一超晶格层(210)，所述第一超晶格层(210)为周期性层叠的si
y
n
1-y
/gan层。2.根据权利要求1所述的发光二极管，其特征在于，所述第一超晶格层(210)的生长周期为10～50，单层所述第一超晶格层(210)的si
y
n
1-y
层生长厚度为3～20nm，单层所述第一超晶格层(210)的gan层的生长厚度为10～50nm。3.根据权利要求1所述的发光二极管，其特征在于，所述第一半导体层(20)还包括第二超晶格层(220)；所述第二超晶格层(220)生长在所述第一超晶格层(210)朝向所述第二半导体层(30)的一面，所述第二超晶格层(220)为周期性层叠的gan/in
z
ga
1-z
n层。4.根据权利要求3所述的发光二极管，其特征在于，所述第二超晶格层(220)的生长周期为4～10，单层所述第二超晶格层(220)的gan层的生长厚度为15～20nm，单层所述第二超晶格层(220)的in
z
ga
1-z
n层的生长厚度为2～10nm。5.根据权利要求3所述的发光二极管，其特征在于，所述第一半导体层(20)还包括应力释放层(230)；所述应力释放层(230)位于所述第二超晶格层(220)朝向所述第二半导体层(30)的一面，所述应力释放层(230)为掺si的in
w
ga
1-w
n层。6.根据权利要求5所述的发光二极管，其特征在于，所述应力释放层(230)的si掺杂浓度为5
×
10
18-1
×
10
19
cm-3
，所述应力释放层(230)的生长厚度为10～50nm。7.根据权利要求5所述的发光二极管，其特征在于，所述第一超晶格层(210)的si掺杂浓度为a，所述第二超晶格层(220)的si掺杂浓度为b，所述应力释放层(230)的si掺杂浓度为c，a＞b＞c。8.根据权利要求1所述的发光二极管，其特征在于，所述第一半导体层(20)还包括缺陷阻挡层(240)；所述缺陷阻挡层(240)生长在所述第一超晶格层(210)背向所述第二半导体层(30)的一面，所述缺陷阻挡层(240)为非掺杂的al
x
ga
1-x
n层。9.根据权利要求8所述的发光二极管，其特征在于，所述缺陷阻挡层(240)的生长厚度为20～60nm。10.一种发光二极管的制备方法，其特征在于，包括：依次生长第一半导体层(20)和第二半导体层(30)；生长所述第一半导体层(20)包括：生长第一超晶格层(210)，所述第一超晶格层(210)为周期性层叠的si
y
n
1-y
/gan层。

技术总结
本公开提供了一种发光二极管及其制备方法，属于半导体器件领域。该发光二极管包括：包括：依次层叠的第一半导体层和第二半导体层，第一半导体层包括第一超晶格层，第一超晶格层为周期性层叠的Si


技术研发人员：李翠玲 蒋媛媛 从颖 梅劲
受保护的技术使用者：华灿光电（苏州）有限公司
技术研发日：2023.03.09
技术公布日：2023/7/19