一种具有锗调制层的电吸收调制器及其成型方法

1.本发明涉及半导体封装材料技术领域，尤其涉及一种具有锗调制层的电吸收调制器及其成型方法。


背景技术：

2.硅光子学提供了低成本、低功耗和高带宽的光电解决方案，对于实现高速低功率光调制器与硅基光电路的集成是非常重要的。为了实现低功率和高密度的互连系统，光调制器需要非常小的电容。由于电吸收调制器(eam)的电容比硅基mzi型调制器小得多，因此很有前景。目前纯锗的电吸收调制器都是直接在硅衬底上外延生长的ge，其具有高达0.2％的拉伸应变，锗的带隙能量会由未应变的0.80ev(1550nm)降低到拉伸应变的0.77ev(1610nm)。因此大多数纯锗电吸收调制器工作波长在o波段，为了使其工作在c波段，需要提出一种新的结构和工艺流程来优化工作波长，使纯锗的电吸收调制器工作波长移动到c波段。


技术实现要素：

3.鉴于上述的分析，本发明旨在提供一种具有锗调制层的电吸收调制器及其成型方法，以解决现有技术问题中纯锗电吸收调制器调制速度和调制带宽小，插入损耗大和工作波长无法匹配c波段等问题中的至少一个。
4.本发明提供了一种具有锗调制层的电吸收调制器，包括：
5.衬底层，包括背衬底及设置于所述硅衬底上的底部氧化介制层；
6.掺杂层，形成于所述底部氧化介制层的顶部，包括：空穴强掺杂层、空穴弱掺杂层、电子弱掺杂层、电子强掺杂层；空穴弱掺杂层、电子弱掺杂层在所述底部氧化介制层的顶部的中部区域凸出并连接形成pn结，并作为底部波导层；空穴强掺杂层、电子强掺杂层分设于所述底部氧化介制层顶部的两端，空穴强掺杂层与空穴弱掺杂层连接，电子弱掺杂层与电子强掺杂层连接；
7.缓冲层，形成于pn结顶部；
8.调制层，形成于缓冲层的顶部；包括：锗空穴掺杂层、锗波导层、锗电子掺杂层；其中，锗空穴掺杂层、锗电子掺杂层分设于缓冲层顶部的两端，通过锗波导层连接；
9.顶部氧化介质层，形成于掺杂层的顶部自由区域及内侧面、缓冲层的侧面、调制层的顶部和侧面。
10.优选的，缓冲层包含单层或多层。
11.优选的，单层缓冲层由一种两组分化合物构成，多层缓冲层由不同组分含量的两组分化合物构成。
12.优选的，多层缓冲层中各层两组分化合物两组分比例按照正向梯度或者反向梯度变化；其中，两组分化合物通式满足：a
1-xbx
，其中，a、b表示两组分化合物组成元素；x≤1，表示两组分化合物中元素b的原子数。
13.优选的，两组分化合物通式满足：按照从下至上成型顺序将多层缓冲层依次标记为：第一缓冲层，
…
，第n缓冲层；其中，第n缓冲层的两组分化合物通式为a
(1-x)nbxn
，第n-1缓冲层的两组分化合物通式为a
(1-x)n-1bxn-1
，
xn-1
＜
xn
或
xn-1
＞
xn
；其中，a、b表示两组分化合物组成元素，xn表示第n缓冲层的两组分化合物元素b的原子数，(
1-x
)n，表示第n缓冲层的两组分化合物元素a的原子数。
14.优选的，锗空穴掺杂层和锗电子掺杂层的掺杂浓度为1
×
10
18
cm3～5
×
10
18
cm3。
15.优选的，锗波导层宽度为100nm～400nm，高度为200nm～500nm。
16.优选的，工作波长在1540nm～1560nm。
17.优选的，缓冲层包括：ⅲ主族
ⅴ
主族半导体化合物、ⅳ主族半导体化合物、ⅳ主族
ⅴ
主族半导体化合物中任一种。
18.一种具有锗调制层的电吸收调制器的成型方法，包括：
19.步骤1：在衬底层上制备具有不同掺杂浓度的掺杂层；
20.步骤2：对掺杂层中部区域的空穴弱掺杂层、电子弱掺杂层刻蚀，在二者连接区域制备底部波导层；
21.步骤3：在底部波导层的顶部形成缓冲层；
22.步骤4：在缓冲层顶部形成原始调制层；
23.步骤5：在原始调制层形成具有不同掺杂浓度的锗空穴掺杂层、锗波导层、锗电子掺杂层。
24.与现有技术相比，本发明至少可实现如下有益效果之一：
25.(1)本发明通过增加缓冲层，减少调制层的应变，使调制器工作波长在1540nm～1560nm变化，调制速度在40gbps～56gbps变化，调制带宽在55ghz～67ghz变化，插入损耗在4.0db～7.9db变化；改善了现有技术中纯锗电吸收调制器工作波长无法匹配c波段的缺陷。
26.(2)本发明通过在缓冲层按照反向梯度设置，示例性的，按照从下至上成型顺序将多层缓冲层依次标记为：第一缓冲层，
…
，第n缓冲层；第n缓冲层的两组分化合物通式满足：a(
1-x
)
nbxn
，第n-1缓冲层的两组分化合物通式满足：a(
1-x
)
n-1bxn-1
，且
xn-1
＜
xn
；其中，a、b表示两组分化合物组成元素，a为硅或与硅在元素周期表位置接近的元素，b为锗或与锗在元素周期表位置接近的元素；xn表示第n缓冲层的两组分化合物元素b的原子数；(
1-x
)n，表示第n缓冲层的两组分化合物元素a的原子数；通过以上设置，本发明可以获得更大的工作波长、调制速度和调制带宽，更小的插入损耗。
27.(3)本发明通过在掺杂层的底部波导层设置空穴弱掺杂层、电子弱掺杂层，提高了调制速度、调制带宽，并降低插入损耗，进而提高了控制灵敏度。
28.本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书实施例以及附图中所特别指出的内容中来实现和获得。
附图说明
29.附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
30.图1为本发明一种实施方式中在衬底层上制备具有不同掺杂浓度的掺杂层的示意图；
31.图2为本发明一种实施方式中刻蚀制备底部波导层的示意图；
32.图3为本发明一种实施方式中在底部波导层的顶部形成缓冲层的示意图；
33.图4为本发明一种实施方式中在缓冲层的顶部形成原始调制层的示意图；
34.图5为本发明一种实施方式中在原始调制层形成具有不同掺杂浓度的锗空穴掺杂层、锗波导层、锗电子掺杂层的示意图；
35.图6为本发明一种实施方式中在电子强掺杂层、空穴强掺杂层生长电极的示意图；
36.图7为本发明对比例9的电吸收调制器成品示意图。
37.附图标记
38.衬底层1；掺杂层2；缓冲层3；调制层4；顶部氧化介质层5；原始调制层6；电极7；衬底101；底部氧化介制层102；空穴强掺杂层201；电子强掺杂层202；空穴弱掺杂层203；电子弱掺杂层204；锗空穴掺杂层401；锗波导层402；锗电子掺杂层403。
具体实施方式
39.下面结合附图来具体描述本发明的优选实施例，其中，附图构成本发明的一部分，并与本发明的实施例一起用于阐释本发明的原理，并非用于限定本发明的范围。
40.为了更好的说明本发明的技术方案，对以下术语进行说明：
41.soi是指将一薄层硅置于一绝缘衬底上，晶体管将在称之为soi的薄层硅上制备。soi结构上的器件较普通晶圆结构可以减小结电容和漏电流，提高开关速度，降低功耗，实现高速、低功耗运行，尤其适用于亚微米及纳米级芯片结构。
42.寄生电容：是指电感，电阻，芯片引脚等在高频情况下表现出来的电容特性，在低频情况下表现不是很明显，而在高频情况下，等效值会增大；电阻，电感，还是ic芯片，在高频的情况下我们都要考虑到它们的等效电容值。
43.化学机械抛光(cmp)：在一定压力下及抛光液的存在下，将被抛光的晶圆对抛光垫做相对运动，借助纳米磨料的机械研磨作用与各类化学试剂的化学作用之间的高度有机结合，使被抛光的晶圆表面达到高度平坦化、低表面粗糙度和低缺陷的要求。
44.本发明公开一种具有锗调制层的电吸收调制器，包括：
45.衬底层1，包括背衬底101及设置于背衬底101上的底部氧化介质102；
46.掺杂层2，形成于所述底部氧化介制层102的顶部，包括：空穴强掺杂层201、空穴弱掺杂层203、电子弱掺杂层204、电子强掺杂层202；空穴弱掺杂层203、电子弱掺杂层204在所述底部氧化介制层102的顶部的中部区域凸出并连接形成pn结，并作为底部波导层；空穴强掺杂层201、电子强掺杂层202分设于所述底部氧化介制层102顶部的两端，空穴强掺杂层201与空穴弱掺杂层203连接，电子弱掺杂层204与电子强掺杂层202连接；
47.缓冲层3，形成于pn结顶部；
48.调制层4，形成于缓冲层3的顶部；包括：锗空穴掺杂层401、锗波导层402、锗电子掺杂层403；其中，锗空穴掺杂层401、锗电子掺杂层403分设于缓冲层3顶部的两端，通过锗波导层402连接；
49.顶部氧化介质层5，形成于掺杂层2的顶部自由区域及内侧面、缓冲层3的侧面、调
制层4的顶部和侧面。
50.关于电吸收调制器调制原理，需要说明的是：一特定波长的光束通过外接光栅耦合器传到硅波导，而底部波导层和锗波导是上下结构，通过倏逝耦合可以将硅波导中的光耦合到锗波导，然后在锗波导进行调制；调制后进入所述调制层及所述底部波导层构成的调制区域后，在所述调制层及所述底部波导层之间震荡传播。
51.具体的，调质器可以调制的波长和调制层材料、尺寸及结构相关，例如，纯锗的电吸收调制器，都是以硅衬底为背衬底，直接在硅衬底上外延生长的ge，其具有高达0.2％的拉伸应变，由于该应变的存在，锗的带隙能量会由未应变的0.80ev 1550nm降低到拉伸应变的0.77ev1010nm。
52.具体的，调制层调制包括：空穴强掺杂层、电子强掺杂层加载反向的调制电信号时，所述调制层对所述光束的光吸收系数随所述调制电信号的变化而变化，所述光束通过所述调制区域后的光功率也相应变化，从而实现了对光束的电光调制。
53.具体的，本发明在背衬底和掺杂层之间引入了一层埋氧化层(底部氧化介质层)，即背衬底和埋氧化层构成soi工艺衬底层，具有以下优点：可以实现集成电路中元器件的介质隔离，彻底消除了cmos电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小的优势。
54.具体的，背衬底选择硅，底部氧化介制层为二氧化硅。
55.具体的，掺杂层为硅。
56.掺杂层选择硅，可以与soi工艺兼容，方便从市场选取soi晶圆片，扩大适用范围。
57.具体的，空穴强掺杂层、电子强掺杂层掺杂浓度为1
×
10
19
cm3～3
×
10
19
cm3。
58.具体的，空穴强掺杂层、电子强掺杂层的掺杂可以实现强掺杂层与外接电极的欧姆接触，降低能耗，提高外接电压控制灵敏度；空穴强掺杂层、电子强掺杂层的掺杂浓度过大会扩散，进而与轻掺杂区产生两个重叠区，会增大吸收损耗。
59.具体的，空穴强掺杂层、电子强掺杂层掺杂浓度可以为：1
×
10
19
cm3、1.2
×
10
19
cm3、1.4
×
10
19
cm3、1.5
×
10
19
cm3、1.6
×
10
19
cm3、1.8
×
10
19
cm3、2.0
×
10
19
cm3、2.2
×
10
19
cm3、2.4
×
10
19
cm3、2.5
×
10
19
cm3、2.6
×
10
19
cm3、2.8
×
10
19
cm3、2.9
×
10
19
cm3、3
×
10
19
cm3。
60.具体的，电子弱掺杂层、空穴弱掺杂层掺杂浓度为4
×
10
18
cm3～6
×
10
18
cm3。
61.空穴弱掺杂层、电子弱掺杂层掺杂好处为：增加载流子数量，提高调制速率；在外加偏置电压作用下形成电场；电子弱掺杂层、空穴弱掺杂层掺杂浓度超出限定范围会掺杂浓度过大会扩散，进而与重掺杂区产生两个重叠区，会增大吸收损耗。
62.具体的，电子弱掺杂层、空穴弱掺杂层掺杂浓度可以为：4
×
10
18
cm3、4.2
×
10
18
cm3、4.4
×
10
18
cm3、4.5
×
10
18
cm3、4.6
×
10
18
cm3、4.8
×
10
18
cm3、5.0
×
10
18
cm3、5.2
×
10
18
cm3、5.4
×
10
18
cm3、5.5
×
10
18
cm3、5.6
×
10
18
cm3、5.8
×
10
18
cm3、5.9
×
10
18
cm3、6
×
10
18
cm3。
63.具体的，调制层截面尺寸为200nm～500nm
×
200nm～500nm。
64.优选的，锗空穴掺杂层和锗电子掺杂层尺寸相同，相对锗波导层对称设置，且与锗波导层等高。
65.优选的，锗空穴掺杂层和锗电子掺杂层掺杂浓度为1
×
10
18
cm3～5
×
10
18
cm3。
66.具体的，锗空穴掺杂层和锗电子掺杂层掺杂浓度可以为：1
×
10
18
cm3、1.2
×
10
18
cm3、1.5
×
10
18
cm3、1.8
×
10
18
cm3、2.2
×
10
18
cm3、2.5
×
10
18
cm3、2.8
×
10
18
cm3、3.0
×
10
18
cm3、3.2
×
10
18
cm3、3.3
×
10
18
cm3、3.5
×
10
18
cm3、3.8
×
10
18
cm3、4.0
×
10
18
cm3、4.2
×
10
18
cm3、4.4
×
10
18
cm3、4.6
×
10
18
cm3、4.8
×
10
18
cm3、5.0
×
10
18
cm3。
67.锗空穴掺杂层、锗电子掺杂层掺杂，使得两掺杂层可以与锗波导层形成pin结，其具体作用为：调制区域内具有由所述pin结引起的内建电场；当在所述pin结上反向加载调制电信号时，所述调制层内的内建电场随所述调制电信号的变化而变化，当所述调制电信号增大时，所述内建电场增大，所述调制层对所述光束的吸收增大，当所述调制电信号减小时，所述内建电场减小，所述调制层对所述光束的吸收减小。
68.需要说明的是，锗空穴掺杂层、锗电子掺杂层掺杂浓度过低会使调制层中载流子数量过少，影响调制速率；载流子浓度过高，会增加其吸收损耗。
69.优选的，锗波导层宽度为100nm～400nm，高度为200nm～500nm。
70.具体的，锗波导层宽度为100nm、150nm、160nm、180nm、200nm、220nm、230nm、250nm、260nm、280nm、300nm、320nm、340nm、350nm、360nm、380nm、390nm、400nm。
71.具体的，锗波导层高度为200nm、250nm、260nm、280nm、200nm、320nm、330nm、350nm、360nm、380nm、400nm、420nm、440nm、450nm、460nm、480nm、490nm、500nm。
72.需要说明的是，不同尺寸的掺杂层(主要是锗波导层的宽度)，会影响锗波导层的光吸收系数和模拟中的电容电阻，其中，光吸收系数影响器件的调制效果，电容电阻(rc)会影响调制器的调制带宽，调制带宽为调制器的重要性能指标：一般来说，调制带宽越宽，反应调制器调制范围越大。
73.优选的，调制层截面呈矩形。
74.优选的，锗波导层相对锗空穴掺杂层、锗电子掺杂层高度平齐。
75.需要说明的，调制层截面呈矩形，可以减少截面各方向光的溢出，可以更好的将光限制在调制层内，减少调制过程中光的损失。
76.优选的，缓冲层包含一层或多层。
77.优选的，单层缓冲层由一种两组分化合物构成，多层缓冲层可选择由不同组分含量的两组分化合物构成。
78.多层缓冲层中各层两组分化合物两组分比例按照正向梯度或者反向梯度变化；其中，两组分化合物通式满足：
79.具体的，按照从下至上成型顺序将多层缓冲层依次标记为：第一缓冲层，
…
，第n缓冲层；第n缓冲层的两组分化合物通式为a(
1-x
)
nbxn
，第n-1缓冲层的两组分化合物通式为a(
1-x
)
n-1bxn-1
，
xn-1
＜
xn
或
xn-1
＞
xn
；其中，a、b表示两组分化合物组成元素，a为硅或与硅在元素周期表位置接近的元素，b为锗或与锗在元素周期表位置接近的元素；xn表示第n缓冲层的两组分化合物元素b的原子数；
80.(
1-x
)n，表示第n缓冲层的两组分化合物元素a的原子数。
81.具体的，多层缓冲层中各层两组分化合物两组分比例按照正向梯度或者反向梯度变化均可以减小应变。
82.优选的，
xn-1
＞
xn
，即从下至上的多层缓冲层中b组分减少。
83.需要说明的是，在同等条件下反向梯度缓冲层，应变消除效果更好；在减少应力效果相同的条件下，反向梯度缓冲层的厚度比正向梯度缓冲层的厚度小。
84.具体的，缓冲层包括：ⅲ主族
ⅴ
主族半导体化合物、ⅳ主族半导体化合物、ⅳ主族
ⅴ
主族半导体化合物中任一种。
85.优选的，缓冲层包括：硅化锗半导体、碳化硅半导体、氮化硅半导体中任一种。
86.优选的，选用硅化锗半导体缓冲层，其原因在于：一方面是硅的能带宽度较大，根据硅含量的不同可以调整锗硅合金的能带宽度；另一方面是锗硅半导体能很好地降低底部波导层和锗波导层的应变。
87.需要说明的是，现有技术中纯锗的电吸收调制器，都是直接在硅衬底上外延生长的ge，其具有高达0.2％的拉伸应变，由于该应变的存在，锗的带隙能量会由未应变的0.80ev 1550nm降低到拉伸应变的0.77ev 1010nm。因此大多数纯锗电吸收调制器工作波长在o波段，为了使其工作在c波段，本发明设置缓冲层降低乃至消除锗调制层产生的应变。
88.优选的，电吸收调制器可调制光波波长为1540nm-1560nm。
89.优选的，通过对空穴弱掺杂层、电子弱掺杂层不同区域选择性刻蚀，使得二者与缓冲层连接处高度与空穴强掺杂层、电子强掺杂层平齐，使得空穴弱掺杂层、电子弱掺杂层pn结连接区域凸出，形成底部波导层。
90.具体的，除空穴弱掺杂层、电子弱掺杂层与缓冲层连接的区域外，对空穴弱掺杂层、电子弱掺杂层刻蚀，在空穴弱掺杂层、电子弱掺杂层形成凹陷结构，进而使得空穴弱掺杂层、电子弱掺杂层与缓冲层投影对应的pn结连接区域相对凹陷结构凸出，形成底部波导层。
91.优选的，空穴强掺杂层、电子强掺杂层顶部设有电极7；所述顶部氧化介制层5的高度低于电极7，便于电极7的凸出部分与外接电源连接。
92.优选的，顶部氧化介制层选择二氧化硅：一方面可以利用二氧化硅介电常数对锗层表面进行钝化绝缘处理；另一方面，氧化硅作为调制层、掺杂层、缓冲层的上覆层，可以平衡其连接的各层的应力。
93.另一方面，本发明公开一种具有锗调制层的电吸收调制器的成型方法，如图1-图6所示，包括以下步骤：
94.步骤1：在衬底层1上制备具有不同掺杂浓度的掺杂层2；
95.步骤2：对掺杂层2中部区域的空穴弱掺杂层203、电子弱掺杂层204刻蚀，在二者连接区域制备底部波导层；
96.步骤3：在底部波导层的顶部形成缓冲层3；
97.步骤4：在缓冲层3的顶部形成原始调制层6；
98.步骤5：在原始调制层6形成具有不同掺杂浓度的锗空穴掺杂层401、锗波导层402、锗电子掺杂层403。
99.具体的，步骤1中利用离子注入在衬底层上制备具有不同掺杂浓度的掺杂基层。
100.具体的，步骤1中制备具有不同掺杂浓度的掺杂层，包括：
101.s101：在衬底层上沉积掺杂基层；
102.s102：通过低剂量的离子注入形成低掺杂区；
103.s103：通过高剂量的离子注入在低掺杂区特定区域形成高掺杂区；
104.s104：高温退火处理获得不同掺杂浓度的掺杂层。
105.具体的，沉积获得掺杂基层方法为离子注入。
106.具体的，低剂量的离子注入剂量为：4
×
10
18
cm3～6
×
10
18
cm3。
107.具体的，高剂量的离子注入剂量为：1
×
10
19
cm3～3
×
10
19
cm3。
108.具体的，步骤2中对掺杂层中部区域的空穴弱掺杂层、电子弱掺杂层刻蚀，包括：
109.s201：使用掩膜在空穴弱掺杂层、电子弱掺杂层标识出需要刻蚀的图形；
110.s202：基于标识的图形刻蚀掺杂层获取目标形状的空穴弱掺杂层、电子弱掺杂层，空穴弱掺杂层、电子弱掺杂层连接区域凸出形成底部波导层。
111.具体的，步骤s202中使用干法刻蚀。
112.具体的，干法刻蚀包括：等离子刻蚀、反应离子刻蚀中任一种。
113.具体的，步骤3中，形成缓冲层，包括：
114.s301：在被刻蚀区域第一次沉积顶部氧化介质层；
115.s302：使用掩膜在顶部氧化介质层标识出需要刻蚀的图形；
116.s303：基于标识的图形刻蚀波导层顶部区域的顶部氧化介质层，获取与缓冲层目标形状匹配的凹陷区域；
117.s304：在凹陷区域化学气相淀积生长缓冲层。
118.具体的，步骤s301中采用薄膜沉积生长顶部氧化介质层。
119.优选的，步骤s301中还包含对薄膜沉积生长氧化硅层的cmp处理。
120.可以理解的是，薄膜沉积顶部氧化介质层厚度难以精确控制，各区域厚度均匀性差，需要cmp处理才可以获得精确尺寸。
121.具体的，步骤s301中第一次薄膜沉积生长顶部氧化介质层高度高于底部波导层层，预留对底部波导层顶部进一步沉积获取调制层的深度。
122.具体的，步骤s303中使用干法刻蚀。
123.具体的，干法刻蚀包括：等离子刻蚀、反应离子刻蚀中任一种。
124.具体的，步骤s304后还包括对缓冲层高温退火。
125.具体的，步骤s304中还包含对缓冲层的cmp处理。
126.具体的，步骤4中，在缓冲层顶部形成原始调制层，包括：
127.s401：对缓冲层及顶部氧化介质层第二次沉积顶部氧化介质层；
128.s402：使用掩膜在顶部氧化介质层标识出需要刻蚀的图形；
129.s403：基于标识的图形刻蚀缓冲层顶部区域的顶部氧化介质层，获取与原始调制层目标形状匹配的凹陷区域；
130.s404：在凹陷区域化学气相淀积生长原始调制层。
131.具体的，步骤s404中生长原始调制层，包括：通过化学气相淀积在不同温度下两步外延生长制备原始调制层。
132.具体的，步骤s401中第二次沉积顶部氧化介质层采用薄膜沉积生长顶部氧化介质层。
133.优选的，步骤s301中还包含对薄膜沉积生长氧化硅层的cmp处理。
134.可以理解的是，薄膜沉积顶部氧化介质层厚度难以精确控制，各区域厚度均匀性差，需要cmp处理才可以获得精确尺寸。
135.具体的，步骤s401中第二次薄膜沉积生长顶部氧化介质层高度高于缓冲层，并预留对缓冲层顶部进一步沉积调制层的深度。
136.具体的，步骤s404中生长原始调制层，包括：
137.s4041：在温度t1下外延生长原始调制层至a1厚度，在温度t2下继续外延生长原始调制层至a2厚度，a2＞a1，且t2＞t1；
138.s4042：退火处理；
139.s4043：将退火后通过cmp处理将其厚度减低至a3，且a2＞a3＞a1。
140.具体的，a1厚度范围为150nm～300nm；a2厚度范围为600nm～1000nm；a3厚度范围为200nm～500nm；t1温度范围为300℃～500℃；t2温度范围为700℃～1000℃。
141.需要说明的是，进行两步法生长原始调制层，有助于获得高质量的锗调制层。
142.具体的，步骤s4042退火处理条件为600℃～1000℃，处理30min～60min。
143.具体的，步骤5中在原始调制层形成具有不同掺杂浓度的锗空穴掺杂层、锗波导层、锗电子掺杂层，包括：
144.s501：对原始调制层，离子注入并退火形成横向的pin结；
145.s502：在pin结和原顶部氧化介质层第三次薄膜沉积生长顶部氧化介质层。
146.优选的，锗空穴掺杂层和锗电子掺杂层离子注入浓度为1
×
10
18
cm3～5
×
10
18
cm3。
147.优选的，锗空穴掺杂层和锗电子掺杂层离子注入浓度为1
×
10
18
cm3、1.2
×
10
18
cm3、1.5
×
10
18
cm3、1.8
×
10
18
cm3、2.2
×
10
18
cm3、2.5
×
10
18
cm3、2.8
×
10
18
cm3、3.0
×
10
18
cm3、3.2
×
10
18
cm3、3.3
×
10
18
cm3、3.5
×
10
18
cm3、3.8
×
10
18
cm3、4.0
×
10
18
cm3、4.2
×
10
18
cm3、4.4
×
10
18
cm3、4.6
×
10
18
cm3、4.8
×
10
18
cm3、5.0
×
10
18
cm3。
148.具体的，步骤5后还包括在掺杂层的顶部自由区域及内侧面、缓冲层的侧面、调制层的顶部和侧面形成顶部介质层。
149.具体的，顶部介质层成型方式为：化学气相沉积后cmp至目标尺寸。
150.具体的，顶部介质层成型后还包括在电子强掺杂层、空穴强掺杂层生长电极，具体的，包括：
151.s601：使用掩膜标识出需要的图形；
152.s602：通过uv光刻和干法蚀刻工艺在电子强掺杂层、空穴强掺杂层形成与电极的接触孔；
153.s603：沉积金属电极并进行了图案化处理，获取目标形状金属电极。
154.步骤s603中金属电极包括ti/tin/al金属电极，其中，ti极和外电源连接；al极和电子/空穴强掺杂层连接。
155.需要说明的是，ti/tin/al金属电极和电子强掺杂层、空穴强掺杂层连接，具有较低的接触势垒，提高电控灵敏度。
156.为了进一步说明本发明进步之处，设置以下实施例和对比例：
157.实施例1
158.本实施例公开一种具有锗调制层的电吸收调制器的成型方法，包括以下步骤：
159.步骤1：在衬底层上制备空穴弱掺杂层、电子弱掺杂层、空穴强掺杂层、电子强掺杂层；空穴弱掺杂层、电子弱掺杂层离子注入剂量为5
×
10
18
cm3；空穴强掺杂层、电子强掺杂层离子注入剂量为2
×
10
19
cm3，离子注入后退火；衬底层为硅衬底+氧化硅介质层；
160.步骤2：对掺杂层中部区域的空穴弱掺杂层、电子弱掺杂层使用等离子刻蚀，在二者连接区域制备底部波导层；
161.步骤3：在被刻蚀区域第一次沉积顶部氧化介质层；使用掩膜在顶部氧化介质层标
识出需要刻蚀的图形；基于标识的图形刻蚀波导层顶部区域的顶部氧化介质层，获取与缓冲层目标形状匹配的凹陷区域；在凹陷区域化学气相淀积生长缓冲层；顶部氧化介质层为二氧化硅；缓冲层包括四层厚度相同的不同组合比例硅化锗，锗硅比按照缓冲层由上至下排列顺序分别为：0.1:0.9、0.3:0.7、0.6:0.4、0.8:0.2。
162.步骤4：对缓冲层及顶部氧化介质层第二次沉积顶部氧化介质层；使用掩膜在顶部氧化介质层标识出需要刻蚀的图形；基于标识的图形刻蚀缓冲层顶部区域的顶部氧化介质层，获取与原始调制层目标形状匹配的凹陷区域；在凹陷区域化学气相淀积生长原始调制层，在低温400℃下沉积至200nm，在高温850℃下沉积至1000nm，800℃，退火处理30min后经cmp处理至300nm；顶部氧化介质层为二氧化硅；
163.步骤5：在原始调制层通过离子注入形成具有不同掺杂浓度的锗空穴掺杂层锗电子掺杂层；锗波导层不进行离子注入，锗波导层高度和宽度尺寸为300nm
×
200nm。
164.步骤6：通过uv光刻和干法蚀刻工艺在电子/空穴强掺杂层形成与电极的接触孔；依次沉积al、tin、ti制备ti/tin/al金属电极。
165.本实施例公开一种具有锗调制层的电吸收调制器由上述方法制备，包括：由下至上依次形成的衬底层、掺杂层、缓冲层、调制层、顶部氧化介质层；调制层包括：锗空穴掺杂层、锗波导层、锗电子掺杂层；其中，锗空穴掺杂层、锗电子掺杂层分设于缓冲层顶部两端，通过锗波导层连接；顶部氧化介质层，形成于掺杂层顶部自由区域及内侧面、缓冲层侧面、调制层顶部和侧面。
166.空穴强掺杂层、电子强掺杂层掺杂浓度为2
×
10
19
cm3；电子弱掺杂层、空穴弱掺杂层掺杂浓度为5
×
10
18
cm3。
167.调制层截面尺寸为300nm
×
300nm。
168.锗空穴掺杂层和锗电子掺杂层尺寸相同，相对锗波导层对称设置，且与锗波导层等高，锗空穴掺杂层和锗电子掺杂层掺杂浓度为2
×
10
18
cm3。
169.实施例2
170.本实施例公开一种具有锗调制层的电吸收调制器的成型方法，包括以下步骤：
171.步骤1：在衬底层上制备空穴弱掺杂层、电子弱掺杂层、空穴强掺杂层、电子强掺杂层；空穴弱掺杂层、电子弱掺杂层离子注入剂量为4
×
10
18
cm3；空穴强掺杂层、电子强掺杂层离子注入剂量为1
×
10
19
cm3；离子注入后退火；衬底层为硅衬底+氧化硅介质层；
172.步骤2：对掺杂层中部区域的空穴弱掺杂层、电子弱掺杂层使用反应离子刻蚀，在二者连接区域制备底部波导层；
173.步骤3：在被刻蚀区域第一次沉积顶部氧化介质层；使用掩膜在顶部氧化介质层标识出需要刻蚀的图形；基于标识的图形刻蚀波导层顶部区域的顶部氧化介质层，获取与缓冲层目标形状匹配的凹陷区域；在凹陷区域化学气相淀积生长缓冲层；顶部氧化介质层为二氧化硅；缓冲层包括六层厚度相同的不同组合比例硅化锗，锗硅比按照缓冲层由上至下排列顺序分别为：0.1:0.9、0.2:0.8、0.3:0.7、0.5:0.5、0.6:0.4、0.8:0.2。
174.步骤4：对缓冲层及顶部氧化介质层第二次沉积顶部氧化介质层；使用掩膜在顶部氧化介质层标识出需要刻蚀的图形；基于标识的图形刻蚀缓冲层顶部区域的顶部氧化介质层，获取与原始调制层目标形状匹配的凹陷区域；在凹陷区域化学气相淀积生长原始调制层，在低温300℃下沉积至150nm，在高温700℃下沉积至600nm，退火后经cmp处理至200nm；
顶部氧化介质层为二氧化硅；
175.步骤5：在原始调制层通过离子注入形成具有不同掺杂浓度的锗空穴掺杂层锗电子掺杂层；锗波导层不进行离子注入，锗波导层高度和宽度尺寸为200nm
×
100nm。
176.步骤6：通过uv光刻和干法蚀刻工艺在电子/空穴强掺杂层形成与电极的接触孔；依次沉积al/tin/ti制备ti/tin/al金属电极。
177.本实施例公开一种具有锗调制层的电吸收调制器由上述方法制备，包括：由下至上依次形成的衬底层、掺杂层、缓冲层、调制层、顶部氧化介质层；调制层包括：锗空穴掺杂层、锗波导层、锗电子掺杂层；其中，锗空穴掺杂层、锗电子掺杂层分设于缓冲层顶部两端，通过锗波导层连接；顶部氧化介质层，形成于掺杂层顶部自由区域及内侧面、缓冲层侧面、调制层顶部和侧面。
178.空穴强掺杂层、电子强掺杂层掺杂浓度为1
×
10
19
cm3；电子弱掺杂层、空穴弱掺杂层掺杂浓度4
×
10
18
cm3。
179.调制层截面尺寸为200nm
×
200nm。
180.锗空穴掺杂层和锗电子掺杂层尺寸相同，相对锗波导层对称设置，且与锗波导层等高，锗空穴掺杂层和锗电子掺杂层掺杂浓度为1
×
10
18
cm3。
181.实施例3
182.本实施例公开一种具有锗调制层的电吸收调制器的成型方法，包括以下步骤：
183.步骤1：在衬底层上制备空穴弱掺杂层、电子弱掺杂层、空穴强掺杂层、电子强掺杂层；空穴弱掺杂层、电子弱掺杂层离子注入剂量为6
×
10
18
cm3；空穴强掺杂层、电子强掺杂层离子注入剂量为3
×
10
19
cm3；离子注入后退火；衬底层为硅衬底+氧化硅介质层；
184.步骤2：对掺杂层中部区域的空穴弱掺杂层、电子弱掺杂层使用等离子刻蚀，在二者连接区域制备底部波导层；
185.步骤3：在被刻蚀区域第一次沉积顶部氧化介质层；使用掩膜在顶部氧化介质层标识出需要刻蚀的图形；基于标识的图形刻蚀波导层顶部区域的顶部氧化介质层，获取与缓冲层目标形状匹配的凹陷区域；在凹陷区域化学气相淀积生长缓冲层；顶部氧化介质层为二氧化硅；缓冲层包括七层厚度相同的不同组合比例碳化硅，碳硅比按照缓冲层由下至上排列顺序分别为：0.1:0.9、0.2:0.8、0.3:0.7、0.5:0.5、0.6:0.4、0.8:0.2、0.9:0.1。
186.步骤4：对缓冲层及顶部氧化介质层第二次沉积顶部氧化介质层；使用掩膜在顶部氧化介质层标识出需要刻蚀的图形；基于标识的图形刻蚀缓冲层顶部区域的顶部氧化介质层，获取与原始调制层目标形状匹配的凹陷区域；在凹陷区域化学气相淀积生长原始调制层，在低温500℃下沉积至300nm，在高温1000℃下沉积至1000nm，退火后经cmp处理至500nm；顶部氧化介质层为二氧化硅；
187.步骤5：在原始调制层通过离子注入形成具有不同掺杂浓度的锗空穴掺杂层锗电子掺杂层；锗波导层不进行离子注入，锗波导层高度和宽度尺寸为500nm
×
400nm。
188.步骤6：通过uv光刻和干法蚀刻工艺在电子/空穴强掺杂层形成与电极的接触孔；依次沉积ti/tin/al制备ti/tin/al金属电极。
189.本实施例公开一种具有锗调制层的电吸收调制器由上述方法制备，包括：由下至上依次形成的衬底层、掺杂层、缓冲层、调制层、顶部氧化介质层；调制层包括：锗空穴掺杂层、锗波导层、锗电子掺杂层；其中，锗空穴掺杂层、锗电子掺杂层分设于缓冲层顶部两端，
通过锗波导层连接；顶部氧化介质层，形成于掺杂层顶部自由区域及内侧面、缓冲层侧面、调制层顶部和侧面。
190.空穴强掺杂层、电子强掺杂层掺杂浓度为3
×
10
19
cm3；电子弱掺杂层、空穴弱掺杂层掺杂浓度为6
×
10
18
cm3。
191.调制层截面尺寸为500nm
×
500nm。
192.锗空穴掺杂层和锗电子掺杂层尺寸相同，相对锗波导层对称设置，且与锗波导层等高，锗空穴掺杂层和锗电子掺杂层掺杂浓度为5
×
10
18
cm3。
193.实施例4
194.本实施例公开一种具有锗调制层的电吸收调制器的成型方法，和实施例1唯一区别在于：缓冲层包括五层不同组合比例氮化镓，氮镓比按照缓冲层由下至上排列顺序分别为：0.1:0.9、0.3:0.7、0.5:0.5、0.8:0.2、0.9:0.1。
195.实施例5
196.本实施例公开一种具有锗调制层的电吸收调制器的成型方法，和实施例1唯一区别在于：缓冲层包括四层厚度相同的不同组合比例硅化锗，锗硅比按照缓冲层由下至上排列顺序分别为：0.1:0.9、0.3:0.7、0.6:0.4、0.8:0.2。
197.实施例6
198.本实施例公开一种具有锗调制层的电吸收调制器及其成型方法，和实施例1相比，唯一区别为：缓冲层仅仅设有一层锗化硅，锗硅摩尔比：0.5:0.5。
199.对比例1
200.本实施例公开一种具有锗调制层的电吸收调制器及其成型方法，和实施例1相比，唯一区别为：不设有缓冲层，对比例1的缓冲层厚度由电子弱掺杂层和空穴弱掺杂层增加等量高度替换。
201.对比例2
202.本实施例公开一种具有锗调制层的电吸收调制器及其成型方法，和实施例1相比，唯一区别为：原始调制层沉积采用400℃一步成型至1000nm，800℃，退火处理30min后经cmp处理至300nm，其余条件同实施例1。
203.对比例3
204.本实施例公开一种具有锗调制层的电吸收调制器及其成型方法，和实施例1相比，唯一区别为：原始调制层沉积采用850℃一步成型至1000nm，800℃，退火处理30min后经cmp处理至300nm，其余条件同实施例1。
205.对比例4
206.本实施例公开一种具有锗调制层的电吸收调制器及其成型方法，和实施例1相比，唯一区别为：在实施例1同样低温400℃下沉积至200nm，在实施例1高温850℃下沉积至300nm，退火，没有经cmp处理过程；其余条件同实施例1。
207.对比例5
208.本实施例公开一种具有锗调制层的电吸收调制器及其成型方法，和实施例1相比，唯一区别为：调制层宽度为100nm，其余条件同实施例1。
209.对比例6
210.本实施例公开一种具有锗调制层的电吸收调制器及其成型方法，和实施例1相比，
唯一区别为：调制层宽度为500nm，其余条件同实施例1。
211.对比例7
212.本实施例公开一种具有锗调制层的电吸收调制器及其成型方法，和实施例1相比，唯一区别为：调制层高度为100nm，其余条件同实施例1。
213.对比例8
214.本实施例公开一种具有锗调制层的电吸收调制器及其成型方法，和实施例1相比，唯一区别为：调制层高度为600nm，其余条件同实施例1。
215.对比例9
216.本实施例公开一种具有锗调制层的电吸收调制器及其成型方法，和实施例1相比，如图7所示，唯一区别为：掺杂层不设置空穴弱掺杂层、电子弱掺杂层，空穴强掺杂层与电子强掺杂层之间区域不做掺杂处理，其余条件同实施例1。
217.实验例
218.将实施例1-6及对比例1-9进行光电调制性能测试，检测结果如下：
219.220.[0221][0222]
实验结论：
[0223]
由上表可知：实施例1-3及实施例5可以实现工作波长在1550nm～1560nm变化，调制速度在40gbps～56gbps变化，调制带宽在55ghz～67ghz变化，插入损耗在4.0db～7.9db变化。
[0224]
对比实施例1和实施例5可知，缓冲层反向梯度设置较正向梯度设置具有更大的工作波长、调制速度和调制带宽，插入损耗更小。
[0225]
对比实施例1和对比例1可知，没有缓冲层的对比例1具有更小的工作波长、更大的损耗。
[0226]
对比实施例1和对比例2、3可知，采用实施例1制备调制层的方法获取的调制器具有更大的工作波长、调制速度和调制带宽，插入损耗更小。对比实施例1和对比例4可知，采用实施例1制备调制层的方法获取的调制器具有更大的工作波长、调制速度和调制带宽，插入损耗更小。
[0227]
对比实施例1和对比例5、6可知，调制层宽度过大或过小，调制速度、调制带宽和插入损耗均有一定程度恶化。
[0228]
对比实施例1和对比例7、8可知，调制层高度过大或过小，调制速度、调制带宽和插入损耗均有一定程度恶化。
[0229]
对比实施例1和对比例9可知，空穴弱掺杂层、电子弱掺杂层设置，有助于优化调制速度、调制带宽和插入损耗，提高控制灵敏度。
[0230]
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

技术特征：
1.一种具有锗调制层的电吸收调制器，其特征在于，包括：衬底层，包括背衬底及设置于所述硅衬底上的底部氧化介制层；掺杂层，形成于所述底部氧化介制层的顶部，包括：空穴强掺杂层、空穴弱掺杂层、电子弱掺杂层、电子强掺杂层；空穴弱掺杂层、电子弱掺杂层在所述底部氧化介制层的顶部的中部区域凸出并连接形成pn结，并作为底部波导层；空穴强掺杂层、电子强掺杂层分设于所述底部氧化介制层的顶部两端，空穴强掺杂层与空穴弱掺杂层连接，电子弱掺杂层与电子强掺杂层连接；缓冲层，形成于pn结顶部；调制层，形成于缓冲层的顶部；包括：锗空穴掺杂层、锗波导层、锗电子掺杂层；其中，锗空穴掺杂层、锗电子掺杂层分设于缓冲层顶部的两端，通过锗波导层连接；顶部氧化介质层，形成于掺杂层的顶部自由区域及内侧面、缓冲层的侧面、调制层的顶部和侧面。2.根据权利要求1所述的电吸收调制器，其特征在于，缓冲层包含单层或多层。3.根据权利要求2所述的电吸收调制器，其特征在于，单层缓冲层由一种两组分化合物构成，多层缓冲层由不同组分含量的两组分化合物构成。4.根据权利要求3所述的电吸收调制器，其特征在于，多层缓冲层中各层两组分化合物两组分比例按照正向梯度或者反向梯度变化；其中，两组分化合物通式满足：a
1-x
b
x
，其中，a、b表示两组分化合物组成元素；x≤1，表示两组分化合物中元素b的原子数。5.根据权利要求4所述的电吸收调制器，其特征在于，两组分化合物通式满足：按照从下至上成型顺序将多层缓冲层依次标记为：第一缓冲层，
…
，第n缓冲层；第n缓冲层的两组分化合物通式为a
(1-x)n
b
xn
，第n-1缓冲层的两组分化合物通式为a
(1-x)n-1
b
xn-1
，
xn-1
＜
xn
或
xn-1
＞
xn
；其中，a、b表示两组分化合物组成元素，x
n
表示第n缓冲层的两组分化合物元素b的原子数，(
1-x
)
n
，表示第n缓冲层的两组分化合物元素a的原子数。6.根据权利要求1所述的电吸收调制器，其特征在于，锗空穴掺杂层和锗电子掺杂层的掺杂浓度为1
×
10
18
cm3～5
×
10
18
cm3。7.根据权利要求6所述的电吸收调制器，其特征在于，锗波导层宽度为100nm～400nm，高度为200nm～500nm。8.根据权利要求7所述的电吸收调制器，其特征在于，工作波长在1540nm～1560nm。9.根据权利要求1所述的电吸收调制器，其特征在于，缓冲层包括：ⅲ主族
ⅴ
主族半导体化合物、ⅳ主族半导体化合物、ⅳ主族
ⅴ
主族半导体化合物中任一种。10.一种具有锗调制层的电吸收调制器的成型方法，其特征在于，包括：步骤1：在衬底层上制备具有不同掺杂浓度的掺杂层；步骤2：对掺杂层中部区域的空穴弱掺杂层、电子弱掺杂层刻蚀，在二者连接区域制备底部波导层；步骤3：在底部波导层的顶部形成缓冲层；步骤4：在缓冲层顶部形成原始调制层；步骤5：在原始调制层形成具有不同掺杂浓度的锗空穴掺杂层、锗波导层、锗电子掺杂层。

技术总结
本发明涉及半导体技术领域，尤其涉及一种具有锗调制层的电吸收调制器及其成型方法；调制器包括：衬底层、形成于衬底层的顶部的掺杂层、与掺杂层顶部中心连接的缓冲层、形成于缓冲层的顶部的调制层及形成于掺杂层的顶部自由区域及内侧面、缓冲层的侧面、调制层的顶部和侧面的顶部介质层；通过增加缓冲层，减少了调制层的应变，使调制器工作波长在1540nm～1560nm，改善了现有技术中纯锗电吸收调制器工作波长无法匹配C波段的缺陷。作波长无法匹配C波段的缺陷。作波长无法匹配C波段的缺陷。


技术研发人员：李志华 尹旺旺
受保护的技术使用者：中国科学院微电子研究所
技术研发日：2023.05.19
技术公布日：2023/7/22