存储装置及其操作方法与流程

存储装置及其操作方法
1.相关申请的交叉引用
2.本技术要求于2022年1月25日提交的、申请号为10-2022-0010798的韩国专利申请的优先权，该韩国专利申请的全部公开内容通过引用并入本文。
技术领域
3.本公开总体涉及一种存储装置，且更具体地，涉及一种包括存储器装置和存储器控制器的存储装置。


背景技术：

4.存储装置是在诸如计算机或智能电话的主机装置的控制下存储数据的装置。存储装置可以包括存储数据的存储器装置和控制该存储器装置的存储器控制器。存储器装置被分类为易失性存储器装置和非易失性存储器装置。
5.易失性存储器装置是仅在供电时才存储数据而在断电时所存储的数据消失的存储器装置。易失性存储器装置可以包括静态随机存取存储器(sram)、动态随机存取存储器(dram)等。
6.非易失性存储器装置是即使断电时数据也不消失的存储器装置。非易失性存储器装置可以包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦rom(eerom)、闪速存储器等。


技术实现要素：

7.本公开的多种实施例提供一种支持对大容量存储器的改进寻址的存储装置以及该存储装置的操作方法。
8.根据本公开的一方面，提供一种存储装置，包括：存储器装置，包括多个存储器管芯；以及存储器控制器，被配置为通过使用在预定的n(其中n是自然数)个周期期间输入的地址锁存使能(ale)信号和命令锁存使能(cle)信号来寻址多个存储器管芯之中的存储器管芯，并且控制存储器装置使得该存储器管芯执行存储器操作，其中存储器控制器通过使用芯片使能(ce)信号寻址分别连接到多个封装组的多个通道之中的通道来寻址存储器管芯。
9.根据本公开的另一方面，提供一种存储装置，包括：存储器装置，包括多个存储器管芯；以及存储器控制器，被配置为通过使用在预定时间期间输入的地址锁存使能(ale)信号和命令锁存使能(cle)信号来寻址多个存储器管芯之中的存储器管芯，并且控制存储器装置使得该存储器管芯执行存储器操作，其中存储器控制器通过使用芯片使能(ce)信号寻址分别连接到多个封装组的多个通道之中的通道来寻址存储器管芯。
10.根据本公开的又一方面，提供一种操作存储装置的方法，该存储装置包括多个存储器管芯，该方法包括：通过使用在预定的n(其中n是自然数)个周期期间输入的地址锁存使能(ale)信号和命令锁存使能(cle)信号来寻址多个存储器管芯之中的存储器管芯，并且
控制该存储器管芯执行存储器操作，其中寻址存储器管芯包括通过使用芯片使能(ce)信号寻址分别连接到多个封装组的多个通道之中的、与存储器管芯相对应的通道。
11.根据本公开的另一方面，提供一种存储器装置的操作方法，该操作方法包括：响应于芯片使能(ce)信号，选择存储器装置中包括的多个封装组中的封装组；响应于在第一至第三时间段期间地址锁存使能(ale)信号和命令锁存使能(cle)信号的相应切换，依次选择所选择的封装组内的存储器封装、所选择的存储器封装内的接口以及联接到所选择的接口的存储器管芯组；并且，响应于在第四时间段期间数据(dq)信号以及ale和cle信号的组合，对所选择的存储器管芯组内的存储器管芯执行操作。
12.根据本公开的另一方面，提供一种控制器的操作方法，该操作方法包括：通过向存储器装置提供芯片使能(ce)信号来选择存储器装置中包括的多个封装组中的封装组；通过在第一至第三时间段期间向存储器装置提供地址锁存使能(ale)信号和命令锁存使能(cle)信号的相应切换，依次选择所选择的封装组内的存储器封装、所选择的存储器封装内的接口以及联接到所选择的接口的存储器管芯组；并且通过在第四时间段期间向存储器装置提供数据(dq)信号以及ale和cle信号的组合来控制存储器装置对所选择的存储器管芯组内的存储器管芯执行操作。
附图说明
13.现在将在下文中参照附图更充分地描述本公开的多种实施例；然而，实施例可以以不同的形式实现并且不应被解释为限于本文中阐述的实施例。相反，提供这些实施例使得本公开将是彻底和完整的，并且将向本领域技术人员充分传达实施例的范围。
14.在附图中，为了清楚地说明，可以放大尺寸。将理解的是，当元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或多个中间元件。自始至终，相同的附图标记指代相同的元件。
15.图1是示出根据本公开的实施例的存储装置的示图。
16.图2是示出根据本公开的实施例的在存储器装置和存储器控制器之间交换的信号的示图。
17.图3是示出根据本公开的实施例的存储器装置的示图。
18.图4是示出根据本公开的实施例的存储器封装的示图。
19.图5是示出根据本公开的实施例的存储器管芯的示图。
20.图6是示出根据本公开的实施例的存储块的示图。
21.图7是示出根据本公开的实施例的寻址方法的示图。
22.图8是示出根据本公开的实施例的寻址方法的示图。
23.图9是示出根据本公开的实施例的存储器装置的结构和寻址方法的示图。
24.图10是示出根据本公开的实施例的存储装置的操作方法的示图。
25.图11是示出根据本公开的实施例的存储器控制器的示图。
26.图12是示出根据本公开的实施例的存储卡系统的示图。
27.图13是示出根据本公开的实施例的固态驱动器(ssd)的示图。
28.图14是示出根据本公开的实施例的用户系统的示图。
具体实施方式
29.本文中所公开的特定结构或功能描述仅是为了描述根据本公开的概念的实施例的目的。根据本公开的概念的实施例可以以多种形式来实施，并且不能被解释为限于本文中阐述的实施例。
30.图1是示出根据本公开的实施例的存储装置的示图。
31.参照图1，存储装置1000可以包括存储器装置100和存储器控制器200。
32.存储装置1000可以是在诸如以下的主机2000的控制下存储数据的装置：移动电话、智能电话、mp3播放器、膝上型计算机、台式计算机、游戏机、显示装置、平板电脑或车载信息娱乐系统。
33.存储装置1000可以根据作为与主机2000的通信方案的主机接口被制造为各种类型的存储装置中的任意一种。例如，存储装置1000可以利用诸如以下各种类型的存储装置中的任意一种来实施：固态驱动器(ssd)、多媒体卡(mmc)、嵌入式mmc(emmc)、缩小尺寸的mmc(rs-mmc)、微型mmc(micro-mmc)、安全数字(sd)卡、迷你sd卡、微型sd卡、通用串行总线(usb)存储装置、通用闪存(ufs)装置、紧凑式闪存(cf)卡、智能媒体卡(smc)、记忆棒等。
34.存储装置1000可以被实施为各种封装类型中的任意一种。例如，存储装置1000可以被实施为诸如以下各种封装类型中的任意一种：堆叠封装(pop)、系统级封装(sip)、片上系统(soc)、多芯片封装(mcp)、板上芯片(cob)、晶圆级制造封装(wfp)和晶圆级堆叠封装(wsp)。
35.存储器装置100可以存储数据或使用所存储的数据。存储器装置100在存储器控制器200的控制下操作。而且，存储器装置100可以包括多个存储器管芯，并且多个存储器管芯中的每一个可以包括存储器单元阵列，该存储器单元阵列包括用于存储数据的多个存储器单元。
36.存储器单元中的每一个可以被配置为存储一个数据位的单层单元(slc)、存储两个数据位的多层单元(mlc)、存储三个数据位的三层单元(tlc)或存储四个数据位的四层单元(qlc)。
37.存储器单元阵列可以包括多个存储块。每个存储块可以包括多个存储器单元，并且一个存储块可以包括多个页面。页面可以是用于将数据存储在存储器装置100中或者读取存储器装置100中存储的数据的单位。
38.存储器装置100可以被实施为双倍数据速率同步动态随机存取存储器(ddr sdram)、第四代低功率双倍数据速率(lpddr4)sdram、图形双倍数据速率(gddr)sram、低功率ddr(lpddr)sdram、rambus动态随机存取存储器(rdram)、nand闪速存储器、垂直nand闪速存储器、nor闪速存储器、电阻式随机存取存储器(rram)、相变随机存取存储器(pram)、磁阻式随机存取存储器(mram)、铁电随机存取存储器(fram)、自旋转移力矩随机存取存储器(stt-ram)等。在本说明书中，为了方便描述，描述存储器装置100是nand闪速存储器的情况。
39.存储器装置100可以从存储器控制器200接收命令和地址。存储器装置100可以访问存储器单元阵列中由所接收的地址选择的区域。存储器装置100访问所选择的区域可以意指存储器装置100对所选择的区域执行与所接收的命令相对应的操作。例如，存储器装置100可以执行写入操作(编程操作)、读取操作和擦除操作。编程操作可以是存储器装置100
将数据记录在由地址选择的区域中的操作。读取操作可以意指存储器装置100从由地址选择的区域读取数据的操作。擦除操作可以意指存储器装置100擦除由地址选择的区域中存储的数据的操作。
40.存储器控制器200可以控制存储装置1000的全部操作。具体地，当向存储装置1000供电时，存储器控制器200可以运行固件(fw)。fw可以包括接收从主机2000输入的请求或将响应输出到主机2000的主机接口层(hil)、管理主机2000的接口与存储器装置100的接口之间的操作的闪存转换层(ftl)以及向存储器装置100提供命令或从存储器装置100接收响应的闪存接口层(fil)。
41.存储器控制器200可以从主机2000接收数据和逻辑地址(la)，并且将la转换为物理地址(pa)，pa表示将存储存储器装置100中包括的数据的存储器单元的地址。la可以是逻辑块地址(lba)，并且pa可以是物理块地址(pba)。
42.存储器控制器200可以响应于来自主机2000的请求而控制存储器装置100执行编程操作、读取操作、擦除操作等。在编程操作中，存储器控制器200可以向存储器装置100提供编程命令、pba和数据。在读取操作中，存储器控制器200可以向存储器装置100提供读取命令和pba。在擦除操作中，存储器控制器200可以向存储器装置100提供擦除命令和pba。
43.存储器控制器200可以控制存储器装置100以自主地执行编程操作、读取操作或擦除操作而不考虑来自主机2000的任何请求。例如，存储器控制器200可以控制存储器装置100执行用于执行诸如损耗均衡、垃圾收集或读取回收的后台操作的编程操作、读取操作或擦除操作。
44.主机2000可以使用诸如以下的各种通信标准或接口中的至少一种与存储装置1000通信：通用串行总线(usb)、串行at附件(sata)、高速芯片间(hsic)、小型计算机系统接口(scsi)、火线、外围组件互连(pci)、高速pci(pcie)、高速非易失性存储器(nvme)、通用闪存(ufs)、安全数字(sd)、多媒体卡(mmc)、嵌入式mmc(emmc)、双列直插式存储器模块(dimm)、寄存式dimm(rdimm)和低负载dimm(lrdimm)。
45.图2是示出根据本公开的实施例的在存储器装置和存储器控制器之间交换的信号的示图。
46.参照图2，存储器装置100可以通过数据(dq)线、芯片使能(ce)线、写入使能(we)线、读取使能(re)线、地址锁存使能(ale)线、命令锁存使能(cle)线、写入保护(wp)线和就绪/忙碌(rb)线与存储器控制器200通信。
47.在图2中，示出存储器控制器200与一个存储器装置100之间的连接关系。然而，在一些实施例中，本公开可以同样应用于存储器控制器200与多个存储器装置(例如，多个存储器管芯)之间的连接关系。例如，数据(dq)线、芯片使能(ce)线、写入使能(we)线、读取使能(re)线、地址锁存使能(ale)线、命令锁存使能(cle)线、写入保护(wp)线和就绪/忙碌(rb)线可以被包括在一个通道中，并且存储器控制器200和多个存储器装置(例如，多个存储器管芯)可以通过相应的通道彼此连接。因此，当存储器控制器200通过一个通道中包括的线传输信号时，连接到相应通道的所有存储器装置或者连接到相应通道的存储器装置之中由存储器控制器200选择的存储器装置可以接收信号。
48.数据(dq)线可以将命令、地址和数据从存储器控制器200输入到存储器装置100，或者将数据从存储器装置100输出到存储器控制器200。数据(dq)线可以配置有8根线来传
输/接收8位数据，并且每根线可以传输/接收1位数据。然而，数据(dq)线的数量不限于8，并且在多种实施例中可以扩展到16或32。
49.芯片使能(ce)线可以传送作为表示存储器装置100可操作的信号的芯片使能(ce)信号。可以将芯片使能(ce)信号选择性地施加到连接到同一通道的存储器装置。当芯片使能(ce)信号降为低电平时，芯片使能(ce)信号可以表示相应的存储器装置100中的所有操作都是可能的。当芯片使能(ce)信号为高电平时，芯片使能(ce)信号可以表示相应的存储器装置100处于待机状态。根据本公开的实施例，存储装置1000可以通过使用芯片使能(ce)信号来寻址连接到多个通道之中的一个通道的多个存储器管芯。也就是说，存储装置1000可以仅将低电平的芯片使能(ce)信号传输到连接到多个通道之中的特定通道的存储器管芯，从而寻址特定通道。
50.存储器装置100可以通过读取使能(re)线接收读取使能(re)信号，并且通过写入使能(we)线接收写入使能(we)信号。当数据被加载到存储器控制器200时，读取使能(re)信号可以被切换，并且当命令和地址被加载到存储器装置100时，写入使能(we)信号可以被切换。在实施例中，当写入使能(we)信号从低电平变为高电平，即在写入使能(we)信号的上升沿时，命令和地址可以被输入到所选择的存储器装置100。在实施例中，当写入使能(we)信号从高电平变为低电平，即在写入使能(we)信号的下降沿时，命令和地址可以被输入到所选择的存储器装置100。在实施例中，当写入使能(we)信号从低电平变为高电平以及当写入使能(we)信号从高电平变为低电平，即在写入使能(we)信号的上升沿和下降沿两者时，命令和地址可以被输入到所选择的存储器装置100。
51.命令锁存使能(cle)线可以传送用于输入命令的命令锁存使能(cle)信号。具体地，存储器装置100可以通过命令锁存使能(cle)线从存储器控制器200接收命令锁存使能(cle)信号。另外，当命令被输入到存储器装置100时，命令锁存使能(cle)信号可以变为高电平。根据本公开的实施例，存储装置1000可以通过使用命令锁存使能(cle)信号来寻址多个存储器管芯之中的一个存储器管芯。
52.地址锁存使能(ale)线可以传送用于输入地址的地址锁存使能(ale)信号。具体地，存储器装置100可以通过地址锁存使能(ale)线从存储器控制器200接收地址锁存使能(ale)信号。当地址被输入到存储器装置100时，地址锁存使能(ale)信号可以变为高电平。根据本公开的实施例，存储装置1000可以通过使用地址锁存使能(ale)信号来寻址多个存储器管芯之中的一个存储器管芯。
53.存储器装置100可以通过写入保护(wp)线接收写入保护(wp)信号。写入保护(wp)信号可以是用于阻止对存储器单元阵列的编程操作和擦除操作的信号。
54.在存储器装置100内部执行操作时，传送到就绪/忙碌(rb)线的就绪/忙碌(rb)信号可以具有低电平状态。当就绪/忙碌(rb)信号处于低电平状态时，存储器装置100可以不与外部交换任何信号。当就绪/忙碌(rb)信号为高电平时，存储器装置100可以表示存储器装置100处于就绪状态。当存储器装置100处于就绪状态时，存储器装置100可以与外部交换信号。
55.图3是示出根据本公开的实施例的存储器装置的示图。
56.参照图3，示出存储器装置100通过第一通道ch1至第四通道ch4连接到存储器控制器200。
57.存储器装置100可以包括多个封装组。例如，存储器装置100可以包括第一封装组101至第四封装组104。封装组可以是连接到同一通道的一组封装。具体地，第一封装组101可以包括第一存储器封装50-1、第二存储器封装50-2、第三存储器封装50-3和第四存储器封装50-4。另外，第一存储器封装50-1至第四存储器封装50-4可以连接到第一通道ch1。
58.存储器装置100可以通过使用多个通道与存储器控制器200通信。具体地，第一封装组101可以通过使用第一通道ch1与存储器控制器200通信。第一存储器封装50-1至第四存储器封装50-4也可以通过使用第一通道ch1与存储器控制器200通信。另外，第二封装组102可以通过使用第二通道ch2与存储器控制器200通信。另外，第三封装组103和第四封装组104可以通过分别使用第三通道ch3和第四通道ch4与存储器控制器200通信。
59.尽管图3中仅示出四个通道，但这是为了方便描述，本公开可以利用8个通道、16个通道、32个通道等来实施。而且，尽管图3中示出一个封装组中包括四个存储器封装的形式，但是本公开可以利用更大量的存储器封装来实施。
60.图4是示出根据本公开的实施例的存储器封装的示图。
61.参照图4，存储器封装50可以包括第一管芯组51、第二管芯组52和接口53。
62.第一管芯组51可以包括多个存储器管芯。存储器管芯可以包括多个存储器单元。存储器管芯可以独立地执行将数据存储在存储器单元中的写入操作、读取存储器单元中存储的数据的读取操作以及擦除存储器单元中存储的数据的擦除操作。
63.接口53可以连接到存储器控制器200和多个管芯。例如，接口53可以连接到第一管芯组51和第二管芯组52中包括的多个存储器管芯以及存储器控制器200。而且，接口53可以从存储器控制器200接收信号，并且分配所接收到的信号。具体地，接口53可以识别由从存储器控制器200接收的信号寻址的管芯组。例如，当接口53从存储器控制器200接收信号时，接口53可以识别第一管芯组51和第二管芯组52中的哪一个被寻址。此外，接口53可以包括多路复用器以分配从外部接收的信号。
64.图5是示出根据本公开的实施例的存储器管芯的示图。
65.参照图5，示出存储器管芯d1包括存储器单元阵列110、外围电路120和控制逻辑130。
66.存储器单元阵列110包括多个存储块blk1至blkz。多个存储块blk1至blkz通过行线rl连接到行解码器121。行线rl可以包括至少一条源极选择线、多条字线和至少一条漏极选择线。多个存储块blk1至blkz通过位线bl1至bln连接到页面缓冲器组123。多个存储块blk1至blkz中的每一个包括多个存储器单元。在实施例中，多个存储器单元可以是非易失性存储器单元。连接到同一字线的存储器单元可以被定义为一个页面。因此，一个存储块可以包括多个页面。
67.存储器单元阵列110中包括的存储器单元中的每一个可以被配置为存储一个数据位的单层单元(slc)、存储两个数据位的多层单元(mlc)、存储三个数据位的三层单元(tlc)或存储四个数据位的四层单元(qlc)。
68.外围电路120可以被配置为在控制逻辑130的控制下对存储器单元阵列110的选择区域执行编程操作、读取操作或擦除操作。即，外围电路120可以在控制逻辑130的控制下驱动存储器单元阵列110。例如，外围电路120可以在控制逻辑130的控制下向行线rl和位线bl1至bln施加各种操作电压或释放所施加的电压。
69.具体地，外围电路120可以包括行解码器121、电压生成器122、页面缓冲器组123、列解码器124、输入/输出电路125和感测电路126。
70.行解码器121可以通过行线rl连接到存储器单元阵列110。行线rl可以包括至少一条源极选择线、多条字线和至少一条漏极选择线。在实施例中，字线可以包括正常字线和虚设字线。在实施例中，行线rl可以进一步包括管道选择线。
71.行解码器121可以在控制逻辑130的控制下操作。行解码器121可以从控制逻辑130接收行地址radd。具体地，行解码器121可以对行地址radd进行解码。行解码器121可以根据解码后的地址选择存储块blk1至blkz之中的至少一个存储块。而且，行解码器121可以根据解码后的地址选择所选择的存储块的至少一条字线wl以将由电压生成器122生成的电压施加到该至少一条字线wl。
72.例如，在编程操作中，行解码器121可以将编程电压施加到所选择的字线，并且将电平低于编程电压的电平的编程通过电压施加到未选择的字线。在编程验证操作中，行解码器121可以将验证电压施加到所选择的字线，并且将高于验证电压的验证通过电压施加到未选择的字线。在读取操作中，行解码器121可以将读取电压施加到所选择的字线，并且将高于读取电压的读取通过电压施加到未选择的字线。
73.在实施例中，可以以存储块为单位执行对存储器装置100的擦除操作。在擦除操作期间，行解码器121可以根据解码后的地址来选择一个存储块。在擦除操作中，行解码器121可以将地电压施加到连接到所选择的存储块的字线。
74.电压生成器122可以在控制逻辑130的控制下操作。具体地，电压生成器122可以在控制逻辑130的控制下通过使用供应到存储器装置100的外部电源电压来生成多个电压。例如，电压生成器122可以在控制逻辑130的控制下生成编程电压、验证电压、通过电压、读取电压、擦除电压等。即，电压生成器122可以响应于操作信号opsig而生成在编程操作、读取操作和擦除操作中使用的各种操作电压vop。
75.在实施例中，电压生成器122可以通过调节外部电源电压来生成内部电源电压。由电压生成器122生成的内部电源电压可以用作存储器单元阵列110的操作电压。
76.在实施例中，电压生成器122可以通过使用外部电源电压或内部电源电压来生成多个电压。例如，电压生成器122可以包括用于接收内部电源电压的多个泵浦电容器(pumping capacitor)，并且在控制逻辑130的控制下通过选择性地启用多个泵浦电容器来生成多个电压。另外，多个所生成的电压可以通过行解码器121被供应到存储器单元阵列110。
77.页面缓冲器组123可以包括第一页面缓冲器pb1至第n页面缓冲器pbn。第一页面缓冲器pb1至第n页面缓冲器pbn可以分别通过第一位线bl1至第n位线bln连接到存储器单元阵列110。而且，第一位线bl1至第n位线bln可以在控制逻辑130的控制下操作。具体地，第一位线bl1至第n位线bln可以响应于页面缓冲器控制信号pbsignals而操作。例如，第一页面缓冲器pb1至第n页面缓冲器pbn可以临时存储通过第一位线bl1至第n位线bln接收的数据，或者在读取操作或验证操作中感测位线bl1至bln的电压或电流。
78.具体地，在编程操作期间，当向所选择的字线施加编程电压时，第一页面缓冲器pb1至第n页面缓冲器pbn可以通过第一位线bl1至第n位线bln将通过输入/输出电路125接收的数据data传送到所选择的存储器单元。所选择的页面的存储器单元可以根据所传送的
数据data来编程。连接到施加了编程允许电压(例如，地电压)的位线的存储器单元可以具有增加的阈值电压。关于连接到施加了编程禁止电压(例如，电源电压)的位线的存储器单元的阈值电压可以保持不变。
79.在编程验证操作中，第一页面缓冲器pb1至第n页面缓冲器pbn可以通过第一位线bl1至第n位线bln从所选择的存储器单元中读取页面数据。
80.在读取操作中，第一页面缓冲器pb1至第n页面缓冲器pbn可以通过第一位线bl1至第n位线bln从所选择的页面的存储器单元读取数据data，并且在列解码器124的控制下将所读取的数据data输出到输入/输出电路125。
81.在擦除操作中，第一页面缓冲器pb1至第n页面缓冲器pbn可以使第一位线bl1至第n位线bln浮置。
82.列解码器124可以响应于列地址cadd，在输入/输出电路125与页面缓冲器组123之间进行数据通信。例如，列解码器124可以通过数据线dl与第一页面缓冲器pb1至第n页面缓冲器pbn进行数据通信，或者通过列线cl与输入/输出电路125进行数据通信。
83.输入/输出电路125可以将从存储器控制器200接收的命令cmd和地址addr传送到控制逻辑130，或者与列解码器124交换数据data。
84.在读取操作或验证操作中，感测电路126可以响应于允许位vrybit信号而生成参考电流，并且通过将从页面缓冲器组123接收的感测电压vpb与通过参考电流生成的参考电压进行比较来输出通过信号pass或失败信号fail。
85.控制逻辑130可以响应于命令cmd和地址addr而通过输出操作信号opsig、行地址radd、页面缓冲器控制信号pbsignals和允许位vrybit来控制外围电路120。
86.而且，控制逻辑130可以响应于通过信号pass或失败信号fail来确定验证操作是通过还是失败。控制逻辑130可以控制页面缓冲器组123将包括通过信号pass或失败信号fail的验证信息临时存储在页面缓冲器组123中。具体地，控制逻辑130可以响应于通过信号pass或失败信号fail来确定存储器单元的编程状态。例如，当存储器单元作为三层单元(tlc)操作时，控制逻辑130可以确定存储器单元的编程状态是擦除状态e还是第一编程状态p1至第七编程状态p7中的一个。
87.图6是示出根据本公开的实施例的存储块的示图。
88.参照图6，在存储块blki中，彼此平行布置的多条字线可以连接在第一选择线与第二选择线之间。第一选择线可以是源极选择线ssl，并且第二选择线可以是漏极选择线dsl。更具体地，存储块blki可以包括连接在位线bl1至bln与源极线sl之间的多个串st。位线bl1至bln可以分别连接到串st，并且源极线sl可以共同连接到串st。串st可以彼此相同地配置，因此，将作为示例详细描述连接到第一位线bl1的串st。
89.串st可以包括彼此串联连接在源极线sl与第一位线bl1之间的源极选择晶体管sst、多个存储器单元f1至f16以及漏极选择晶体管dst。一个串st中可以包括至少一个源极选择晶体管sst和至少一个漏极选择晶体管dst，并且一个串st中可以包括数量大于图中所示的存储器单元f1至f16的数量的存储器单元。
90.源极选择晶体管sst的源极可以连接到源极线sl，并且漏极选择晶体管dst的漏极可以连接到第一位线bl1。存储器单元f1至f16可以串联连接在源极选择晶体管sst和漏极选择晶体管dst之间。不同串st中包括的源极选择晶体管sst的栅极可以连接到源极选择线
ssl，并且不同串st中包括的漏极选择晶体管dst的栅极可以连接到漏极选择线dsl。存储器单元f1至f16的栅极可以连接到多条字线wl1至wl16。不同串st中包括的存储器单元之中连接到同一字线的一组存储器单元可以被称为物理页面ppg。因此，存储块blki中可以包括与字线wl1至wl16的数量相对应的物理页面ppg。
91.存储器单元中的每一个可以被配置为存储一个数据位的单层单元(slc)、存储两个数据位的多层单元(mlc)、存储三个数据位的三层单元(tlc)或存储四个数据位的四层单元(qlc)。
92.slc可以存储一位数据。slc的一个物理页面ppg可以存储一个逻辑页面(lpg)数据。一个lpg数据可以包括数量对应于一个物理页面ppg中包括的单元的数量的数据位。
93.mlc、tlc和qlc可以存储两位或更多位的数据。一个物理页面ppg可以存储两个或更多个lpg数据。
94.图7是示出根据本公开的实施例的寻址方法的示图。
95.参照图7，示出根据时间的推移的地址锁存使能(ale)信号、命令锁存使能(cle)信号、芯片使能(ce)信号和数据(dq)信号。可以针对每个周期划分地址锁存使能(ale)信号和命令锁存使能(cle)信号。
96.根据本公开的实施例，存储装置1000可以通过使用地址锁存使能(ale)信号、命令锁存使能(cle)信号和芯片使能(ce)信号来寻址成为存储器操作的目标的目标存储器管芯。具体地，存储装置1000可以通过使用在预定的n个周期期间输入的地址锁存使能(ale)信号和命令锁存使能(cle)信号来寻址多个存储器管芯之中的存储器管芯，其中n是自然数。
97.例如，存储装置1000可以通过使用在包括第一周期71至第三周期73的三个周期期间输入的地址锁存使能(ale)信号和命令锁存使能(cle)信号来寻址目标存储器管芯。
98.具体地，在第一周期71期间，当地址锁存使能(ale)信号从低电平切换到高电平，并且命令锁存使能(cle)信号处于低电平状态时，地址锁存使能(ale)信号和命令锁存使能(cle)信号可以表示“10”。而且，存储装置1000可以通过使用第一周期71来寻址多个存储器封装之中与“10”相对应的存储器封装。
99.另外，在第二周期72期间，当地址锁存使能(ale)信号从低电平切换到高电平，并且命令锁存使能(cle)信号从低电平切换到高电平时，地址锁存使能(ale)信号和命令锁存使能(cle)信号可以表示“11”。而且，存储装置1000可以通过使用第二周期72来寻址多个接口之中与“11”相对应的接口。
100.另外，在第三周期73期间，当地址锁存使能(ale)信号处于低电平状态，并且命令锁存使能(cle)信号从低电平切换到高电平时，地址锁存使能(ale)信号和命令锁存使能(cle)信号可以表示“01”。而且，存储装置1000可以通过使用第三周期73来寻址多个存储器管芯组之中与“01”相对应的存储器管芯组。
101.另外，在第四周期74期间，可以根据地址锁存使能(ale)信号和命令锁存使能(cle)信号输入包括地址和命令的数据。具体地，第零数据dq 0和第一数据dq 1可以与命令相对应，第二数据dq 2和第三数据dq 3可以与列地址相对应，第四数据dq 4至第八数据dq 8可以与行地址相对应，并且第九数据dq 9可以与命令相对应。存储器装置100可以在第四周期74期间接收地址和命令。存储器装置100可以基于所接收到的地址和所接收到的命令
来执行存储器操作。
102.存储装置1000可以通过使用芯片使能(ce)信号来寻址多个通道之中的一个通道。例如，存储装置1000可以将n芯片使能(nce)信号从高电平变为低电平，以寻址连接到第n通道的第n封装组。
103.而且，存储装置1000可以通过使用在预定周期期间输入到数据线的数据dq信号来寻址目标存储器管芯。也就是说，存储装置1000可以通过使用在第一周期71至第四周期74期间输入的地址锁存使能(ale)信号、命令锁存使能(cle)信号和数据(dq)信号来寻址目标存储器管芯。
104.根据本公开的实施例，通过使用地址锁存使能(ale)信号和命令锁存使能(cle)信号对目标存储器管芯进行寻址，使得可以减少包括多个存储器管芯的大容量存储器装置中所需的芯片地址(ce)线和芯片地址(ce)引脚的数量。例如，通常，每个通道需要六根芯片地址(ce)线或六个芯片地址(ce)引脚。然而，根据本公开的实施例，可以通过使用一根芯片地址(ce)线或一个芯片地址(ce)引脚来寻址目标存储器管芯。
105.而且，根据本公开的实施例，使用数量小于通常所需的芯片地址(ce)线和芯片地址(ce)引脚的数量的芯片地址(ce)线和芯片地址(ce)引脚。因此，可以提高信号完整性(si)和电源完整性(pi)，并且可以确保引脚成本(pin cost)。
106.图8是示出根据本公开的实施例的寻址方法的示图。
107.参照图8，示出根据时间的推移的地址锁存使能(ale)信号、命令锁存使能(cle)信号、芯片使能(ce)信号和数据(dq)信号。
108.可以在多个时间段提供地址锁存使能(ale)信号和命令锁存使能(cle)信号，并且可以在多个时间段中寻址不同的目标。例如，第一时间段81可以是寻址多个存储器封装之中的一个存储器封装的时间段，第二时间段82可以是寻址多个接口之中的一个接口的时间段，并且第三时间段83可以是寻址多个存储器管芯组之中的一个存储器管芯组的时间段。
109.在实施例中，可以在多个时间段提供地址锁存使能(ale)信号和命令锁存使能(cle)信号。例如，在第一时间期间输入的地址锁存使能(ale)信号和命令锁存使能(cle)信号可以寻址与第一时间段81相对应的目标(即，存储器封装)，在第二时间期间输入的地址锁存使能(ale)信号和命令锁存使能(cle)信号可以寻址与第二时间段82相对应的目标(即，接口)，并且在第三时间和第四时间期间输入的地址锁存使能(ale)信号和命令锁存使能(cle)信号可以寻址分别与第三时间段83和第四时间段84相对应的目标(即，存储器管芯组和存储器管芯)。
110.根据本公开的实施例，存储装置1000可以通过使用在预定时间期间输入到数据线的数据(dq)信号来寻址目标存储器管芯。也就是说，存储装置1000可以通过使用在第一时间t1至第四时间t4期间输入的地址锁存使能(ale)信号、命令锁存使能(cle)信号和数据(dq)信号来寻址目标存储器管芯。
111.图9是示出根据本公开的实施例的存储器装置的结构和寻址方法的示图。
112.参照图9，存储器装置100可以包括多个封装组，每个封装组包括多个存储器封装。具体地，存储器装置100可以包括第一至第四封装组，并且第一封装组可以包括第一至第四存储器封装。
113.另外，存储器封装可以包括多个管芯组和多个接口，多个管芯组包括多个存储器
管芯。例如，第三存储器封装可以包括第一至第四管芯组、第一接口和第二接口。
114.根据本公开的实施例，存储装置1000可以通过使用芯片使能(ce)信号来寻址分别连接到多个封装组的多个通道之中的通道(s900)。
115.而且，存储装置1000可以通过使用在预定周期或预定时间期间输入的地址锁存使能(ale)信号和命令锁存使能(cle)信号来寻址多个存储器封装之中的存储器封装(s910)。
116.存储装置1000可以通过使用在预定周期或预定时间期间输入的地址锁存使能(ale)信号和命令锁存使能(cle)信号来寻址多个接口之中的接口(s920)。
117.存储装置1000可以通过使用在预定周期或预定时间期间输入的地址锁存使能(ale)信号和命令锁存使能(cle)信号来寻址多个管芯组之中的管芯组(s930)。
118.图10是示出根据本公开的实施例的存储装置的操作方法的示图。
119.参照图10，示出包括多个存储器管芯的存储装置1000的操作方法。
120.存储装置1000可以通过使用地址锁存使能(ale)信号和命令锁存使能(cle)信号来寻址目标存储器管芯(s1010)。具体地，存储装置1000可以通过使用在预定的n个周期期间输入的地址锁存使能(ale)信号和命令锁存使能(cle)信号来寻址多个存储器管芯之中的存储器管芯，其中n是自然数。寻址可以意指表示待执行存储器操作的地址的操作。
121.根据本公开的实施例，在存储器管芯的寻址中，存储装置1000可以通过使用芯片使能(ce)信号来寻址分别连接到多个封装组的多个通道之中的通道。
122.根据本公开的实施例，在存储器管芯的寻址中，存储装置1000可以通过使用在至少一个周期期间输入的地址锁存使能(ale)信号和命令锁存使能(cle)信号来进一步寻址多个存储器封装之中的存储器封装。
123.根据本公开的实施例，在存储器管芯的寻址中，存储装置1000可以通过使用在至少一个周期期间输入的地址锁存使能(ale)信号和命令锁存使能(cle)信号来进一步寻址多个存储器管芯组之中的存储器管芯组。
124.根据本公开的实施例，在存储器管芯的寻址中，存储装置1000可以通过使用在至少一个周期期间输入的地址锁存使能(ale)信号和命令锁存使能(cle)信号来进一步寻址多个接口之中的接口。
125.根据本公开的实施例，在存储器管芯的寻址中，存储装置1000可以通过使用在第一周期期间输入的地址锁存使能(ale)信号和命令锁存使能(cle)信号来进一步寻址多个存储器封装之中的存储器封装，通过使用在第二周期期间输入的地址锁存使能(ale)信号和命令锁存使能(cle)信号来进一步寻址多个接口之中的接口，并且通过使用在第三周期期间输入的地址锁存使能(ale)信号和命令锁存使能(cle)信号来进一步寻址多个存储器管芯组之中的存储器管芯组。
126.根据本公开的实施例，存储装置1000可以通过进一步使用在预定的n个周期期间输入的数据(dq)信号来寻址存储器管芯，其中n是自然数。
127.存储装置1000可以控制目标存储器管芯，使得存储器装置100执行存储器操作(s1020)。具体地，存储装置1000可以通过使用数据线将包括地址和命令的数据传输到存储器装置100，使得目标存储器管芯执行存储器操作。存储器操作可以包括写入操作(编程操作)、读取操作和擦除操作。编程操作可以是存储器管芯将数据记录在由地址选择的区域中的操作。读取操作可以意指存储器管芯从由地址选择的区域读取数据的操作。擦除操作可
以意指存储器管芯擦除由地址选择的区域中存储的数据的操作。
128.图11是示出根据本公开的实施例的存储器控制器的示图。
129.参照图11，存储器控制器1300可以包括处理器1310、ram 1320、ecc电路1330、rom 1360、主机接口1370和闪存接口1380。图11所示的存储器控制器1300可以是图1所示的存储器控制器200的实施例。
130.处理器1310可以通过使用主机接口1370与主机2000通信，并且执行逻辑操作以控制存储器控制器1300的操作。例如，处理器1310可以基于从主机2000或外部装置接收的请求来加载程序命令、数据文件、数据结构等，并且执行各种操作或生成命令和地址。例如，处理器1310可以生成编程操作、读取操作、擦除操作、暂停操作和参数设置操作所需的各种命令。
131.而且，处理器1310可以执行闪存转换层(ftl)的功能。处理器250可以通过ftl将主机2000提供的逻辑块地址(lba)转换为物理块地址(pba)。ftl可以通过使用映射表接收输入的lba，以将lba转换为pba。根据映射单位，存在ftl的若干地址映射方法。代表性的地址映射方法包括页面映射方法、块映射方法和混合映射方法。
132.而且，处理器1310可以在没有来自主机2000的任何请求的情况下生成命令。例如，处理器1310可以生成针对诸如用于存储器装置100的损耗均衡的操作和用于存储器装置100的垃圾收集的操作的后台操作的命令。
133.ram 1320可以用作处理器1310的缓冲存储器、工作存储器或高速缓存存储器。而且，ram 1320可以存储处理器1310运行的代码和命令。ram 1320可以存储由处理器1310处理的数据。而且，ram 1320可以利用静态ram(sram)或动态ram(dram)来实施。
134.ecc电路1330可以检测编程操作或读取操作中的错误，并且校正所检测到的错误。具体地，ecc电路1330可以根据错误校正码(ecc)执行错误校正操作。而且，ecc电路1330可以基于待写入到存储器装置100的数据来执行ecc编码。可以通过闪存接口1380将执行了ecc编码的数据传送到存储器装置100。而且，ecc电路1330可以对通过闪存接口1380从存储器装置100接收的数据执行ecc解码。
135.rom 1360可以用作用于存储存储器控制器1300的操作所需的各种信息的存储单元。具体地，rom 1360可以包括映射表和物理到逻辑地址信息。此外，逻辑到物理地址信息可以被存储在映射表中。而且，rom 1360可以由处理器1310控制。
136.主机接口1370可以包括用于在主机2000与存储器控制器1300之间交换数据的协议。具体地，主机接口1370可以通过诸如以下的各种通信标准或接口中的至少一种与主机2000通信：通用串行总线(usb)协议、多媒体卡(mmc)协议、外围组件互连(pci)协议、高速pci(pci-e或pcie)协议、高级技术附件(ata)协议、串行ata协议、并行ata协议、小型计算机系统接口(scsi)协议、增强型小型磁盘接口(esdi)协议、电子集成驱动器(ide)协议和私有协议。
137.闪存接口1380可以在处理器1310的控制下通过使用通信协议与存储器装置100通信。具体地，闪存接口1380可以通过通道与存储器装置100进行命令、地址和数据通信。例如，闪存接口1380可以包括nand接口。
138.图12是示出根据本公开的实施例的存储卡系统的示图。
139.参照图12，存储卡系统3000包括存储器控制器3100、存储器装置3200和连接器
3300。
140.存储器控制器3100可以连接到存储器装置3200。存储器控制器3100可以访问存储器装置3200。例如，存储器控制器3100可以控制对存储器装置3200的读取操作、写入操作、擦除操作和后台操作。存储器控制器3100可以提供存储器装置3200与主机之间接口。而且，存储器控制器3100可以驱动用于控制存储器装置3200的固件。
141.例如，存储器控制器3100可以包括诸如随机存取存储器(ram)、处理单元、主机接口、存储器接口和错误校正器的组件。
142.存储器控制器3100可以通过连接器3300与外部装置通信。存储器控制器3100可以根据特定通信协议与外部装置(例如，主机)通信。存储器控制器3100可以通过诸如以下的各种通信标准或接口中的至少一种与外部装置通信：通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、高速pci(pcie)、高级技术附件(ata)、串行ata(sata)、并行ata(pata)、小型计算机系统接口(scsi)、增强型小型磁盘接口(esdi)、电子集成驱动器(ide)、火线、通用闪存(ufs)、wi-fi、蓝牙和nvme。
143.存储器装置3200可以利用诸如以下的各种非易失性存储器装置来实施：电可擦除可编程rom(eeprom)、nand闪速存储器、nor闪速存储器、相变ram(pram)、电阻式ram(reram)、铁电ram(fram)和自旋转移力矩磁性ram(stt-mram)。
144.存储器控制器3100和存储器装置3200可以被集成到单个半导体装置中来构成存储卡。例如，存储器控制器3100和存储器装置3200可以构成诸如以下的存储卡：pc卡(个人计算机存储卡国际协会，pcmcia)、紧凑式闪存(cf)卡、智能媒体卡(sm和smc)、记忆棒、多媒体卡(mmc、rs-mmc、微型mmc和emmc)、sd卡(sd、迷你sd、微型sd和sdhc)和通用闪存(ufs)。
145.图13是示出根据本公开的实施例的固态驱动器(ssd)的示图。
146.参照图13，ssd系统4000包括主机4100和ssd 4200。ssd 4200通过信号连接器4001与主机4100交换信号sig，并且通过电源连接器4002接收电力pwr。ssd 4200包括ssd控制器4210、多个闪速存储器4221至422n、辅助电源4230和缓冲存储器4240。
147.在实施例中，ssd控制器4210可以作为参照图1描述的存储器控制器200。ssd控制器4210可以响应于从主机4100接收的信号sig来控制多个闪速存储器4221至422n。信号sig可以是基于主机4100和ssd4200之间的接口的信号。例如，信号sig可以是由诸如以下的通信标准或接口中的至少一种限定的信号：通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、高速pci(pcie)、高级技术附件(ata)、串行ata(sata)、并行ata(pata)、小型计算机系统接口(scsi)、增强型小型磁盘接口(esdi)、电子集成驱动器(ide)、火线、通用闪存(ufs)、wi-fi、蓝牙和nvme。
148.辅助电源4230可以通过电源连接器4002连接到主机4100。辅助电源4230可以接收从主机4100输入的电力pwr并且利用电力pwr充电。当来自主机4100的电力供应不平稳时，辅助电源4230可以向ssd 4200提供电力。辅助电源4230可以位于ssd 4200中，或位于ssd 4200外部。例如，辅助电源4230可以位于主板上并且向ssd 4200提供辅助电力。
149.缓冲存储器4240可以作为ssd 4200的缓冲存储器操作。例如，缓冲存储器4240可以临时存储从主机4100接收的数据或从多个闪速存储器4221至422n接收的数据，或者临时存储闪速存储器4221至422n的元数据(例如，映射表)。缓冲存储器4240可以包括诸如dram、sdram、ddr sdram、lpddr sdram和gram的易失性存储器，或诸如fram、reram、stt-mram和
pram的非易失性存储器。
150.图14是示出根据本公开的实施例的用户系统的示图。
151.参照图14，用户系统5000包括应用处理器5100、存储器模块5200、网络模块5300、存储模块5400和用户接口5500。
152.应用处理器5100可以驱动用户系统5000中包括的组件、操作系统(os)、用户程序等。应用处理器5100可以包括用于控制用户系统5000中包括的组件的控制器、接口、图形引擎等。应用处理器5100可以被设置为片上系统(soc)。
153.存储器模块5200可以作为用户系统5000的主存储器、工作存储器、缓冲存储器或高速缓存存储器操作。存储器模块5200可以包括诸如dram、sdram、ddr sdram、ddr2 sdram、ddr3 sdram、lpddr sdram、lpddr2 sdram和lpddr3 sdram的易失性随机存取存储器，或诸如fram、reram、mram和pram的非易失性随机存取存储器。应用处理器5100和存储器模块5200可以通过基于堆叠封装(pop)进行封装而被设置为一个半导体封装。
154.网络模块5300可以与外部装置通信。网络模块5300可以支持诸如以下的无线通信：码分多址(cdma)、全球移动通信系统(gsm)、宽带cdma(wcdma)、cdma-2000、时分多址(tdma)、长期演进(lte)、wimax、wlan、uwb、蓝牙和wi-fi。网络模块5300可以被包括在应用处理器5100中。
155.存储模块5400可以存储数据。例如，存储模块5400可以存储从应用处理器5100接收的数据。可选地，存储模块5400可以将所存储的数据传输到应用处理器5100。存储模块5400可以被实施为诸如以下的非易失性半导体存储器装置：相变ram(pram)、磁性ram(mram)、电阻式ram(rram)、nand闪存、nor闪存或具有三维结构的nand闪存。存储模块5400可以被设置为可移动驱动器，诸如用户系统5000的存储卡或者外部驱动器。
156.存储模块5400可以包括多个非易失性存储器装置，并且多个非易失性存储器装置可以以与参照图1至图6描述的存储器装置100相同的方式进行操作。存储模块5400可以以与参照图1描述的存储装置1000相同地操作。
157.用户接口5500可以包括将数据或指令输入到应用处理器5100或者将数据输出到外部装置的接口。用户接口5500可以包括诸如以下的用户输入接口：键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电元件。用户接口4500可以包括诸如以下的用户输出接口：液晶显示器(lcd)、有机发光二极管(oled)显示装置、有源矩阵oled(amoled)显示装置、led、扬声器和监控器。
158.根据本公开的实施例，可以提供一种支持对大容量存储器的改进的寻址的存储装置和存储装置的操作方法。
159.尽管已经参照本公开的特定实施例示出和描述了本公开，但是本领域技术人员将理解的是，在不脱离由权利要求及其等同方案限定的本公开的精神和范围的情况下，可以在本公开中进行形式和细节上的各种改变。因此，本公开的范围不应限于上述实施例，而应不仅由权利要求而且还应由其等同方案确定。
160.在上述实施例中，可以选择性地执行所有操作或者可以省略部分操作。在每个实施例中，不一定按照所描述的顺序执行操作并且可以重新排列操作。在本说明书和附图中公开的实施例仅是为了促进对本公开的理解的示例，并且本公开不限于此。即，对于本领域技术人员应当显而易见的是，可以基于本公开的技术范围进行各种修改。
161.此外，在附图和说明书中已经描述本公开的实施例。尽管本文中使用了特定术语，但是这些术语仅用于描述本公开的实施例。因此，本公开不限于上述实施例并且在本公开的精神和范围内可以有许多变型。对于本领域技术人员应当显而易见的是，除了本文中本公开的实施例和权利要求之外，还可以基于本公开的技术范围进行各种修改。此外，可以组合实施例以形成另外的实施例。

技术特征：
1.一种存储装置，包括：存储器装置，包括多个存储器管芯；以及存储器控制器：通过使用在预定的n个周期期间输入的地址锁存使能信号即ale信号和命令锁存使能信号即cle信号来寻址所述多个存储器管芯之中的存储器管芯，其中n是自然数，并且控制所述存储器装置，使得所述存储器管芯执行存储器操作，其中所述存储器控制器通过使用芯片使能信号即ce信号寻址分别连接到多个封装组的多个通道之中的通道来寻址所述存储器管芯。2.根据权利要求1所述的存储装置，其中所述多个封装组中的每个封装组包括多个存储器封装，并且其中所述多个存储器封装中的每个存储器封装包括：多个管芯组，每个管芯组包括所述多个存储器管芯；以及一个或多个接口，每个接口将所述多个管芯组中的相应的管芯组连接到所述存储器控制器。3.根据权利要求1所述的存储装置，其中所述存储器控制器通过使用在至少一个周期期间输入的地址锁存使能信号即ale信号和命令锁存使能信号即cle信号进一步寻址多个存储器封装之中的存储器封装来寻址所述存储器管芯。4.根据权利要求1所述的存储装置，其中所述存储器控制器通过使用在至少一个周期期间输入的地址锁存使能信号即ale信号和命令锁存使能信号即cle信号进一步寻址多个存储器管芯组之中的存储器管芯组来寻址所述存储器管芯。5.根据权利要求1所述的存储装置，其中所述存储器控制器通过使用在至少一个周期期间输入的地址锁存使能信号即ale信号和命令锁存使能信号即cle信号进一步寻址多个接口之中的接口来寻址所述存储器管芯。6.根据权利要求1所述的存储装置，其中所述存储器控制器通过进一步进行以下操作来寻址所述存储器管芯：通过使用在第一周期期间输入的地址锁存使能信号即ale信号和命令锁存使能信号即cle信号寻址多个存储器封装之中的存储器封装，通过使用在第二周期期间输入的地址锁存使能信号即ale信号和命令锁存使能信号即cle信号寻址多个接口之中的接口，以及通过使用在第三周期期间输入的地址锁存使能信号即ale信号和命令锁存使能信号即cle信号寻址多个存储器管芯组之中的存储器管芯组。7.根据权利要求1所述的存储装置，其中所述存储器控制器通过进一步使用在所述n个周期期间输入的数据信号即dq信号来寻址所述存储器管芯。8.一种存储装置，包括：存储器装置，包括多个存储器管芯；以及存储器控制器：通过使用在预定时间期间输入的地址锁存使能信号即ale信号和命令锁存使能信号即cle信号来寻址所述多个存储器管芯之中的存储器管芯，并且控制所述存储器装置，使得所述存储器管芯执行存储器操作，
其中所述存储器控制器通过使用芯片使能信号即ce信号寻址分别连接到多个封装组的多个通道之中的通道来寻址所述存储器管芯。9.根据权利要求8所述的存储装置，其中所述多个封装组中的每个封装组包括多个存储器封装，并且其中所述多个存储器封装中的每个存储器封装包括：多个管芯组，每个管芯组包括所述多个存储器管芯；以及一个或多个接口，每个接口将所述多个管芯组中的相应的管芯组连接到所述存储器控制器。10.根据权利要求8所述的存储装置，其中所述存储器控制器进一步通过使用在所述预定时间内的第一时间期间输入的地址锁存使能信号即ale信号和命令锁存使能信号即cle信号来寻址多个存储器封装之中的存储器封装。11.根据权利要求8所述的存储装置，其中所述存储器控制器进一步通过使用在所述预定时间内的第二时间期间输入的地址锁存使能信号即ale信号和命令锁存使能信号即cle信号来寻址多个存储器管芯组之中的存储器管芯组。12.根据权利要求8所述的存储装置，其中所述存储器控制器进一步通过使用在所述预定时间内的第三时间期间输入的地址锁存使能信号即ale信号和命令锁存使能信号即cle信号来寻址多个接口之中的接口。13.根据权利要求8所述的存储装置，其中所述存储器控制器通过进一步使用在所述预定时间期间输入到数据线的数据信号即dq信号来寻址所述存储器管芯。14.根据权利要求13所述的存储装置，其中在所述预定时间之后，所述存储器控制器通过将包括地址和命令的数据传输到所述数据线而使得所述存储器管芯执行所述存储器操作来控制所述存储器装置执行所述存储器操作。15.一种操作存储装置的方法，所述存储装置包括多个存储器管芯，所述方法包括：通过使用在预定的n个周期期间输入的地址锁存使能信号即ale信号和命令锁存使能信号即cle信号来寻址所述多个存储器管芯之中的存储器管芯，其中n是自然数；并且控制所述存储器管芯执行存储器操作，其中寻址所述存储器管芯包括通过使用芯片使能信号即ce信号来寻址分别连接到多个封装组的多个通道之中的、与所述存储器管芯相对应的通道。16.根据权利要求15所述的方法，其中寻址所述存储器管芯进一步包括通过使用在至少一个周期期间输入的地址锁存使能信号即ale信号和命令锁存使能信号即cle信号来寻址多个存储器封装之中的存储器封装。17.根据权利要求15所述的方法，其中寻址所述存储器管芯进一步包括通过使用在至少一个周期期间输入的地址锁存使能信号即ale信号和命令锁存使能信号即cle信号来寻址多个存储器管芯组之中的存储器管芯组。18.根据权利要求15所述的方法，其中寻址所述存储器管芯进一步包括通过使用在至少一个周期期间输入的地址锁存使能信号即ale信号和命令锁存使能信号即cle信号来寻址多个接口之中的接口。19.根据权利要求15所述的方法，其中寻址所述存储器管芯进一步包括：通过使用在第一周期期间输入的地址锁存使能信号即ale信号和命令锁存使能信号即
cle信号来寻址多个存储器封装之中的存储器封装，通过使用在第二周期期间输入的地址锁存使能信号即ale信号和命令锁存使能信号即cle信号来寻址多个接口之中的接口，以及通过使用在第三周期期间输入的地址锁存使能信号即ale信号和命令锁存使能信号即cle信号来寻址多个存储器管芯组之中的存储器管芯组。20.根据权利要求15所述的方法，其中通过进一步使用在所述n个周期期间输入的数据信号即dq信号来寻址所述存储器管芯。21.一种存储器装置的操作方法，所述操作方法包括：响应于芯片使能信号即ce信号，选择所述存储器装置中包括的多个封装组中的封装组；响应于在第一时间段至第三时间段期间的地址锁存使能信号即ale信号和命令锁存使能信号即cle信号的相应切换，依次选择所选择的封装组内的存储器封装、所选择的存储器封装内的接口和联接到所选择的接口的存储器管芯组；并且响应于在第四时间段期间的数据信号即dq信号以及ale信号和cle信号的组合，对所选择的存储器管芯组内的存储器管芯执行操作。22.一种控制器的操作方法，所述操作方法包括：通过向存储器装置提供芯片使能信号即ce信号来选择所述存储器装置中包括的多个封装组中的封装组；通过在第一时间段至第三时间段期间向所述存储器装置提供地址锁存使能信号即ale信号和命令锁存使能信号即cle信号的相应切换，依次选择所选择的封装组内的存储器封装、所选择的存储器封装内的接口和联接到所选择的接口的存储器管芯组；并且通过在第四时间段期间向所述存储器装置提供数据信号即dq信号以及ale信号和cle信号的组合来控制所述存储器装置对所选择的存储器管芯组内的存储器管芯执行操作。

技术总结
一种存储装置包括：存储器装置，包括多个存储器管芯；以及存储器控制器，用于通过使用在预定的N个周期期间输入的地址锁存使能(ALE)信号和命令锁存使能(CLE)信号来寻址多个存储器管芯之中的存储器管芯，并且控制存储器装置使得该存储器管芯执行存储器操作，其中N是自然数。存储器控制器可以通过使用芯片使能(CE)信号寻址分别连接到多个封装组的多个通道之中的通道来寻址存储器管芯。通道之中的通道来寻址存储器管芯。通道之中的通道来寻址存储器管芯。


技术研发人员：柳承韩 沈仁辅 金炯乐 丁海成
受保护的技术使用者：爱思开海力士有限公司
技术研发日：2022.08.11
技术公布日：2023/8/5