一种用于CIS的时分复用模数转换模块化电路

一种用于cis的时分复用模数转换模块化电路
技术领域
1.本发明属于模拟集成电路处理技术领域，具体涉及一种用于cis的时分复用模数转换模块化电路。


背景技术：

2.随着先进的cmos技术的融入，cmos图像传感器(cis)工艺提供了更小的像素间距、更高的帧率和更低的功耗，被广泛应用于航天、高清摄像等领域。近年来，cmos图像传感器的分辨率和帧率一直在稳步提高。由于这些传感器大多用于移动设备，因此功耗是一个首要问题，研究表明在带有列式并行adc的cmos图像传感器中，模数转换消耗了cis芯片中的大部分功率，因此，降低模数转换器(adc)的功率消耗是一个长期的关键问题。
3.近年来应用于cis的列并行adc架构的研究热点主要有逐次逼近adc、循环adc、单斜adc等。尽管最广泛应用于图像传感器中的单斜adc具有结构简单，列均匀性好、硅片面积小的优点，但单斜adc的缺点是其图像传感器的读出速率会受限于较低的转换速率，对于n位转换，其需要2n个转换周期，在一定的转换时间内，这需要非常高速的时钟，不可避免地带来了高功耗。因此，在实现低功耗设计时，需要对传统单斜adc结构做相应的优化与改进或采取其他架构的列级adc。
4.二阶σ-δadc可以在一百个时钟周期内获得十几位精度，相比于同类型的单斜adc，它在大面阵的图像传感器的应用中既提高了转换速度，又大大降低了功耗。在一种用于cis的模数转换电路中(y.chae et al.,"a 2.1m pixels,120frame/s cmos image sensor with column-parallel$\delta\sigma$adc architecture,"in ieee journal of solid-state circuits,vol.46,no.1,pp.236-247,jan.2011,doi:10.1109/jssc.2010.2085910.)，其采用的是二阶σ-δ离散时间调制器结构，尽管其采用的是基于反相器的积分器的设计，但对于大面阵的图像传感器而言，每列两个运放工作所消耗的功耗仍然过高。


技术实现要素：

5.为了克服上述现有技术的缺点，本发明的目的在于提供了一种用于cis的时分复用模数转换模块化电路，通过运算放大器(ota)的时分复用，转换电路的功耗在理论上实现了50％的降低；减轻了ota的布局要求，使得在先进的cmos技术节点上实现了高分辨率的低功耗图像传感器，同时也大大减少了芯片面积。
6.为了实现上述目的，本发明采取的技术方案为：
7.一种用于cis的时分复用模数转换模块化电路，包括：
8.第一通道电路20、第二通道电路30，第一通道电路20完成奇数列模数转换，第二通道电路30完成偶数列模数转换；
9.第一通道电路20和第二通道电路30之间通过第一级共享运算放大器40和第二级共享运算放大器50连接，第一级共享运算放大器40用于两相邻通道相互间隔积分时接入第
一通道电路20或第二通道电路30，第二级共享运算放大器50用于两相邻通道相互间隔积分时接入第一通道电路20或第二通道电路30；
10.第一通道电路20包括相互连接的第一级积分电路模块10和第二级积分电路模块80；
11.第一级共享运算放大器40包括第一组开关电路模块60，用于连接第一级共享运算放大器40和第一级积分电路模块10；第二级共享运算放大器50包括第二组开关电路模块70，用于连接第二级共享运算放大器50和第二级积分电路模块80。
12.所述第一级积分电路模块10包括采样电容c1、保持电容c2；采样电容c1接采样信号，采样电容c1由开关s1、开关s2控制；保持电容c2由开关s3、开关s4和时钟复位信号prst控制；其中，时钟复位信号prst在每个量化周期开始前对整个adc进行复位，用以清除上次的量化信息；开关s1和开关s3的关断与开启受控于一组时钟信号p1 d和p1，其中p1d是p1的延迟下降沿信号；开关s2和开关s4的关断与开启受控于一组时钟信号p2d和p2，其中p2d是p2的延迟下降沿信号；时钟信号p1和p1d、时钟信号p2和p2d由非交叠时钟产生；开关s1的一端接输入信号，另一端与采样电容c1的上极板连接；开关s2的一端接反馈dac信号，另一端与开关s1、采样电容c1的上极板连接；开关s3的一端接共模电平vcm，另一端与采样电容c1的下极板、保持电容c2的上极板连接；开关s4的一端接保持电容c2的下极板，另一端与第一积分电路模块10输出端连接。
13.所述第二级积分电路模块80和第一级积分电路模块10结构相同，时钟控制信号完全相反。
14.所述第一通道电路20包括第一级积分电路模块10、第二级积分电路模块80；第一级积分电路模块10的输出端接第二级积分电路模块80的输入端，第二级积分电路模块80的输出端接比较器的负输入端，比较器的正输入端接共模电平vcm，比较器的输出端接反馈dac的输入端，dac的输出端与采样电容c1、c3的上极板、数字滤波器的输入端连接。
15.所述第一通道电路20与第二通道电路30采用相同的电路结构。
16.所述比较器用于比较输入电压信号，根据比较的结果控制dac的反馈；输入电压大于vcm，比较器的输出结果为1，dac将高电平vh反馈到积分电路模块的输入端；输入电压小于vcm，比较器的输出结果为0，dac将高电平vl反馈到积分电路模块的输入端。
17.所述数字滤波器采用两个累积器级联方式实现。
18.所述第一组开关电路模块60包括晶体管pm1、pm2和晶体管nm1、nm2；晶体管pm1的漏极与晶体管nm1的漏极、第一通道电路20的第一级积分电路模块10上的保持电容c2的上极板连接，晶体管pm1的源极和晶体管nm1的源极、第一级共享运算放大器40的负输入端连接；晶体管pm2的漏极与晶体管nm2的漏极、第二通道电路30的第一级积分电路模块10上的保持电容c2的上极板连接，晶体管pm2的源极和晶体管nm2的源极、第一级共享运算放大器40的负输入端连接；晶体管pm1的栅极与晶体管nm2的栅极与时钟信号p1连接，晶体管pm2的栅极与晶体管nm1的栅极与时钟信号p2连接。
19.所述第二组开关电路模块70采用和第一组开关电路模块60相同的电路结构，第二组开关电路模块70上的时钟控制信号与第一组开关电路模块60上的时钟控制信号相反。
20.所述的第一级共享运算放大器40的正输入端接共模电平vcm，第一级共享运算放大器40的输出端与第一通道电路20的第一积分电路模块10上的开关s4、第二通道电路30的
第一积分电路模块10上的开关s4连接。
21.所述第一级共享运算放大器40与第二级共享运算放大器50采用相同的电路结构，但晶体管尺寸和补偿电容略有不同；第一级共享运算放大器40、第二级共享运算放大器50采用两级米勒运算放大器，采用交叉耦合的p管做负载，在保证所有的负载晶体管的尺寸相等，理论上跨导也相等；第一级共享运算放大器40、第二级共享运算放大器50应有足够高的增益带宽积和压摆率。
22.与相关技术相比，本发明有益效果是：
23.为了实现低功耗设计，本发明提出了创新的相邻通道之间的调制器共享放大器，用于列并行图像传感器；在a/d转换过程中，第一级共享运算放大器由两个相邻通道的第一级共享，而第二级共享运算放大器50则由第二级共享；当时钟信号1为高电平时，第一通道电路的输入vin1被采样电容c1采样，终端t1与第一级共享运算放大器分离；同时，在第二通道电路中，终端t2与第一级共享运算放大器连接；数字比特流dout被反馈并通过dac产生vh和vl移位，因此，第一级共享运算放大器被第二通道电路的第一级而不是第一通道电路占用；当时钟信号2为高电平时，两个通道交换工作状态，具体来说，当时钟信号2为高电平时，第一通道电路的第一积分电路模块进行积分，而第二通道电路的第一积分电路模块在进行采样；对于这两个通道电路的第二级，工作状态只比第一级晚半个时钟周期。
24.由于本发明的共享运算放大器在整个a/d转换过程中进行积分，这避免了放大器的空闲状态，因此与传统的调制器相比，功率效率在理论上提高了一倍；
25.由于本发明采取二阶σ-δ离散时间调制器结构，过采样率带来的信噪比高，所以精度高；
26.由于本发明采取在相邻通道使用共享运算放大器，减少了运放数量，所以面积小、功耗低。
27.由于本发明采取cmos工艺，所以便于集成。
附图说明
28.图1是本发明实施例的结构示意图。
29.图2是本发明实施例积分电路模块的结构示意图。
30.图3是本发明实施例第一通道电路的结构示意图。
31.图4是本发明实施例第一级共享运算放大器的结构示意图。
32.图5是本发明实施例第一开关电路模块的结构示意图。
33.图6是本发明实施例时钟信号及其延迟下降沿信号的时序图。
具体实施方式
34.以下结合附图及实施例，对依据本发明进行详细说明，然而实施例及附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
35.如图1所示，一种用于cis的时分复用模数转换模块化电路，包括：
36.第一通道电路20、第二通道电路30：第一通道电路20完成奇数列模数转换，第二通道电路30完成偶数列模数转换；
37.第一通道电路20和第二通道电路30之间通过第一级共享运算放大器40和第二级
共享运算放大器50连接，第一级共享运算放大器40用于两相邻通道相互间隔积分时接入第一通道电路20或第二通道电路30，第二级共享运算放大器50用于两相邻通道相互间隔积分时接入第一通道电路20或第二通道电路30；
38.第一通道电路20包括相互连接的第一级积分电路模块10和第二级积分电路模块80，第一级积分电路模块10、第二级积分电路模块80用于根据输入信号进行积分运算；
39.第一级共享运算放大器40包括第一组开关电路模块60，用于连接第一级共享运算放大器40和第一级积分电路模块10；第二级共享运算放大器50包括第二组开关电路模块70，用于连接第二级共享运算放大器50和第二级积分电路模块80。
40.如图2所示，所述第一级积分电路模块10包括采样电容c1、保持电容c2；采样电容c1接采样信号，采样电容c1由开关s1、开关s2控制；保持电容c2由开关s3、开关s4和时钟复位信号prst控制；其中，时钟复位信号prst在每个量化周期开始前对整个adc进行复位，用以清除上次的量化信息；开关s1和开关s3的关断与开启受控于一组时钟信号p1d和p1，其中p1d是p1的延迟下降沿信号；开关s2和开关s4的关断与开启受控于一组时钟信号p2d和p2，其中p2d是p2的延迟下降沿信号；时钟信号p1和p1d、时钟信号p2和p2d由非交叠时钟产生；开关s1的一端接输入信号，另一端与采样电容c1的上极板连接；开关s2的一端接反馈dac信号，另一端与开关s1、采样电容c1的上极板连接；开关s3的一端接共模电平vcm，另一端与采样电容c1的下极板、保持电容c2的上极板连接；开关s4的一端接保持电容c2的下极板，另一端与第一积分电路模块10输出端连接。
41.所述第二级积分电路模块80和第一级积分电路模块10结构相同，第二级积分电路模块80包括采样电容c3、保持电容c4和几个开关，此处不再赘述。
42.第一级积分电路模块10存在空闲和工作状态，这取决于该模块是否在通道电路中处于积分状态；例如，在a/d转换过程中，当时钟信号1为高电平时，第一通道电路20上的第一级积分电路模块10上的采样电容c1仅用作采样，即将输入信号存放在上面，其上的信号电荷未转移到保持电容c2上进行积分运算，第一级积分电路模块10未与第一级共享运算放大器40相连接；与之相反，在第二通道电路30上，第一级共享运算放大器40接入到第一级积分电路模块10上，此时第一级共享运算放大器40的负输入端接共模电平vcm，前半个时钟周期上的输入信号电荷从第一级积分电路模块10上的采样电容c1转移到第一级积分电路模块10上的保持电容c2，完成积分运算。假设输入信号为vin2，采样电容为cs，保持电容为ch，则输出信号为vout＝cs/ch*vin2+vcm；当下半个时钟周期来临时，两个通道电路交换工作状态；这样，第一级共享运算放大器40和第二级共享运算放大器50相互间隔半周期地接入第一通道电路20和第二通道电路30，因而在整个时钟周期内，共享运算放大器不存在空闲状态。应当理解，同一通道电路中的第一级积分电路模块10和第二级积分电路模块80上的时钟控制信号完全相反；对于适用于直流测量领域的图像传感器来说，这些领域需要测量的信号近似于直流信号，需要很高的绝对精度和失调误差以及增益误差，因而在每个量化周期开始前prst对整个adc进行复位，用以清除上次的量化信息，这里采用直接短接电容的方式进行放电，因为是面向低压小容量的调制器结构。
43.如图3所示，所述第一通道电路20包括第一级积分电路模块10、第二级积分电路模块80、比较器、dac和数字滤波器；第一级积分电路模块10的输出端接第二级积分电路模块80的输入端，第二级积分电路模块80的输出端接比较器的负输入端，比较器的正输入端接
共模电平vcm，比较器的输出端接反馈dac的输入端，dac的输出端与采样电容c1、c3的上极板、数字滤波器的输入端连接。
44.所述第一通道电路20与第二通道电路30采用相同的电路结构。
45.所述比较器用于比较输入电压信号，根据比较的结果控制dac的反馈；输入电压大于vcm，比较器的输出结果为1，dac将高电平vh反馈到积分电路模块的输入端；输入电压小于vcm，比较器的输出结果为0，dac将高电平vl反馈到积分电路模块的输入端。
46.所述数字滤波器采用两个累积器级联方式实现。
47.第一通道电路20利用一个差分放大器得到输入模拟信号与反馈dac输出的模拟信号之间的差值，第一级积分电路模块10和第二级积分电路模块80对差分放大器输出的模拟信号进行积分，并把积分的输出斜坡信号送入1bit的比较器中，积分结果被转换成“1”或“0”的数字信号；在系统时钟下，adc把1位的数字信号送到比较器的输出，同时通过反馈环路，把该数字信号送入1位dac的输入端；对于一阶调制器，为了达到n位精度，需要2n个时钟周期，在一定的转换时间内，这需要非常高速的时钟，这带来了更大的功耗；另外它对直流输入信号有严重的限制周期，会产生一些周期性的序列，输出码不能代表输入信号。为了解决上述问题，使用了二阶调制器结构，将模拟信号变成数字码流后，高速低精度的数字信号，经过一个数字滤波器的处理，变成低速高精度的数字信号，将过采样信号降频到奈奎斯特率；一阶调制器采用过采样技术和噪声整形技术实现了降噪底和将带内量化噪声推移到带外的功能，数字滤波器的作用是滤除带外噪声，数字滤波器采用数字电路实现，能够实现很窄的过渡带，对高频处的量化噪声有很好的抑制作用，数字滤波器随后进行降采样功能，通过一定的算法，将高采样率的数字信号变成低采样率的数字信号。
48.如图4所示，第一级共享运算放大器40包括第一组开关电路模块60和跨导运算放大器，跨导运算放大器的正输入端接共模电平vcm，负输入端与第一组开关电路模块60的输出端连接，跨导运算放大器的输出端与第一通道电路20的第一级积分电路模块10上的开关4、第二通道电路30的第一级积分电路模块10上的开关4连接。
49.所述第一级共享运算放大器40与第二级共享运算放大器50采用相同的电路结构，但晶体管尺寸和补偿电容略有不同；第一级共享运算放大器40、第二级共享运算放大器50采用两级米勒运算放大器，采用交叉耦合的p管做负载，在保证所有的负载晶体管的尺寸相等，理论上跨导也相等；第一级共享运算放大器40、第二级共享运算放大器50应有足够高的增益带宽积和压摆率。
50.由于传统的开关电容积分器结构需要精确的运算放大器，通常情况可采用结构一般为套筒式、折叠式共源共栅等结构，但这些结构在小尺寸低电压情况下由于阈值电压限制很难实现，性能得不到保证，复杂结构会带来版图面积过大的问题，难以满足一定的列宽，使得版图设计复杂度增大，并且也消耗了调制器较大部分的功耗，因此为了适应低电压的需求需要采取结构简单、性能良好的运算放大器，两级米勒运算放大器是一个合适的结构，采用交叉耦合的p管做负载，在保证所有的负载晶体管的尺寸相等，理论上它们的跨导也相等。因此对于输入器件提供了准无穷大的电阻，获得了大的电压增益；对于保证开关电容电路的高速运行，该共享运算放大器应有足够高的增益带宽积和压摆率。
51.如图5所示，所述第一组开关电路模块60包括晶体管pm1、pm2和晶体管nm1、nm2；晶体管pm1的漏极与晶体管nm1的漏极、第一通道电路20的第一级积分电路模块10上的保持电
容c2的上极板连接，晶体管pm1的源极和晶体管nm1的源极、第一级共享运算放大器40的负输入端连接；晶体管pm2的漏极与晶体管nm2的漏极、第二通道电路30的第一级积分电路模块10上的保持电容c6的上极板连接，晶体管pm2的源极和晶体管nm2的源极、第一级共享运算放大器40的负输入端连接；晶体管pm1的栅极与晶体管nm2的栅极与时钟信号p1连接，晶体管pm2的栅极与晶体管nm1的栅极与时钟信号p2连接。
52.所述第二组开关电路模块70采用和第一组开关电路模块60相同的电路结构，第二组开关电路模块70上的时钟控制信号与第一组开关电路模块60上的时钟控制信号相反；第二组开关电路模块70包括晶体管pm3、pm4和晶体管nm3、nm4；晶体管pm3的漏极与晶体管nm3的漏极、第一通道电路20的第二级积分电路模块80上的保持电容c4的上极板连接，晶体管pm3的源极和晶体管nm3的源极、第二级共享运算放大器50的负输入端连接；晶体管pm4的漏极与晶体管nm4的漏极、第二通道电路30的第二级积分电路模块80上的保持电容c8的上极板连接，晶体管pm4的源极和晶体管nm4的源极、第二级共享运算放大器50的负输入端连接；晶体管pm3的栅极与晶体管nm4的栅极与时钟信号p2连接，晶体管pm4的栅极与晶体管nm3的栅极与时钟信号p1连接。
53.如图6所示，图6是本实施例提供的时钟信号及其延迟下降沿信号的时序图，整个调制器由外部统一供给一个时钟信号，通过内部电路产生需要的不同时钟信号；在第一积分电路模块10，为了消除时钟馈通和电荷注入的影响，需要采用下极板采样，要有使开关先后断开的时钟信号；同时避免开关同一时刻开启和关闭造成的电路混乱需要使用两相不交叠时钟信号，并且采用cmos互补开关结构进一步消除非理想因素带来的影响；值得注意的是，在每个量化周期开始前需对整个adc进行复位，复位信号prst用以清除上次的量化信息。
54.通过上述实施例可知，本发明的有益效果在于：
55.本发明通过ota的时分复用，转换电路的功耗在理论上实现了50％的降低。在先进的cmos技术节点上实现了高分辨率的低功耗图像传感器，同时具有精度较高、面积小，功耗低，便于集成的优点。

技术特征：
1.一种用于cis的时分复用模数转换模块化电路，其特征在于，包括：第一通道电路(20)、第二通道电路(30)，第一通道电路(20)完成奇数列模数转换，第二通道电路(30)完成偶数列模数转换；第一通道电路(20)和第二通道电路(30)之间通过第一级共享运算放大器(40)和第二级共享运算放大器(50)连接，第一级共享运算放大器(40)用于两相邻通道相互间隔积分时接入第一通道电路(20)或第二通道电路(30)，第二级共享运算放大器(50)用于两相邻通道相互间隔积分时接入第一通道电路(20)或第二通道电路(30)；第一通道电路(20)包括相互连接的第一级积分电路模块(10)和第二级积分电路模块(80)；第一级共享运算放大器(40)包括第一组开关电路模块(60)，用于连接第一级共享运算放大器(40)和第一级积分电路模块(10)；第二级共享运算放大器(50)包括第二组开关电路模块(70)，用于连接第二级共享运算放大器(50)和第二级积分电路模块(80)。2.根据权利要求1所述的电路，其特征在于，所述第一级积分电路模块(10)包括采样电容c1、保持电容c2；采样电容c1接采样信号，采样电容c1由开关s1、开关s2控制；保持电容c2由开关s3、开关s4和时钟复位信号prst控制；其中，时钟复位信号prst在每个量化周期开始前对整个adc进行复位，用以清除上次的量化信息；开关s1和开关s3的关断与开启受控于一组时钟信号p1 d和p1，其中p1d是p1的延迟下降沿信号；开关s2和开关s4的关断与开启受控于一组时钟信号p2 d和p2，其中p2d是p2的延迟下降沿信号；时钟信号p1和p1d、时钟信号p2和p2d由非交叠时钟产生；开关s1的一端接输入信号，另一端与采样电容c1的上极板连接；开关s2的一端接反馈dac信号，另一端与开关s1、采样电容c1的上极板连接；开关s3的一端接共模电平vcm，另一端与采样电容c1的下极板、保持电容c2的上极板连接；开关s4的一端接保持电容c2的下极板，另一端与第一积分电路模块(10)输出端连接。3.根据权利要求2所述的电路，其特征在于，所述第二级积分电路模块(80)和第一级积分电路模块(10)结构相同，时钟控制信号完全相反。4.根据权利要求1所述的电路，其特征在于，所述第二通道电路(30)与第一通道电路(20)采用相同的电路结构；所述第一通道电路(20)包括第一级积分电路模块(10)、第二级积分电路模块(80)；第一级积分电路模块(10)的输出端接第二级积分电路模块(80)的输入端，第二级积分电路模块(80)的输出端接比较器的负输入端，比较器的正输入端接共模电平vcm，比较器的输出端接反馈dac的输入端，dac的输出端与采样电容c1、c3的上极板、数字滤波器的输入端连接。5.根据权利要求4所述的电路，其特征在于，所述比较器用于比较输入电压信号，根据比较的结果控制dac的反馈；输入电压大于vcm，比较器的输出结果为1，dac将高电平vh反馈到积分电路模块的输入端；输入电压小于vcm，比较器的输出结果为0，dac将高电平vl反馈到积分电路模块的输入端。6.根据权利要求4所述的电路，其特征在于，所述数字滤波器采用两个累积器级联方式实现。7.根据权利要求1所述的电路，其特征在于，所述第一组开关电路模块(60)包括晶体管pm1、pm2和晶体管nm1、nm2；晶体管pm1的漏极与晶体管nm1的漏极、第一通道电路(20)的第
一级积分电路模块(10)上的保持电容c2的上极板连接，晶体管pm1的源极和晶体管nm1的源极、第一级共享运算放大器(40)的负输入端连接；晶体管pm2的漏极与晶体管nm2的漏极、第二通道电路(30)的第一级积分电路模块(10)上的保持电容c2的上极板连接，晶体管pm2的源极和晶体管nm2的源极、第一级共享运算放大器(40)的负输入端连接；晶体管pm1的栅极与晶体管nm2的栅极与时钟信号p1连接，晶体管pm2的栅极与晶体管nm1的栅极与时钟信号p2连接。8.根据权利要求7所述的电路，其特征在于，所述第二组开关电路模块(70)采用和第一组开关电路模块(60)相同的电路结构，第二组开关电路模块(70)上的时钟控制信号与第一组开关电路模块(60)上的时钟控制信号相反。9.根据权利要求1所述的电路，其特征在于，所述的第一级共享运算放大器(40)的正输入端接共模电平vcm，第一级共享运算放大器(40)的输出端与第一通道电路(20)的第一积分电路模块(10)上的开关s4、第二通道电路(30)的第一积分电路模块(10)上的开关s4连接。10.根据权利要求9所述的电路，其特征在于，所述第一级共享运算放大器(40)与第二级共享运算放大器(50)采用相同的电路结构，但晶体管尺寸和补偿电容略有不同；第一级共享运算放大器(40)、第二级共享运算放大器(50)采用两级米勒运算放大器，采用交叉耦合的p管做负载，在保证所有的负载晶体管的尺寸相等，理论上跨导也相等；第一级共享运算放大器(40)、第二级共享运算放大器(50)应有足够高的增益带宽积和压摆率。

技术总结
一种用于CIS的时分复用模数转换模块化电路，包括完成奇数列、偶数列模数转换的第一、第二通道电路，第一通道电路和第二通道电路之间通过第一、第二级共享运算放大器连接，第一级、第二级共享运算放大器用于两相邻通道相互间隔积分时接入第一通道电路或第二通道电路；第一通道电路包括相互连接的第一级积分电路模块和第二级积分电路模块；第一级共享运算放大器包括和第一级积分电路模块连接的第一组开关电路模块，第二级共享运算放大器包括和第二级积分电路模块连接的第二组开关电路模块；本发明减轻了OTA的布局要求，使得在先进的CMOS技术节点上实现了高分辨率的低功耗图像传感器，同时也大大减少了芯片面积。同时也大大减少了芯片面积。同时也大大减少了芯片面积。


技术研发人员：王斌 杨卫涛 江鹏 蔺孝堃 马豪 杨猛 孔龙 吴龙胜 刘欢 时光
受保护的技术使用者：西安电子科技大学
技术研发日：2023.06.02
技术公布日：2023/8/13